【技术实现步骤摘要】
【国外来华专利技术】采用混合晶片键合技术的全包围栅极器件架构
技术介绍
几十年来,平面晶体管(器件)一直被制造用于集成电路。然而,随着晶体管尺寸减小,短沟道效应增加。短沟道效应的一个示例是泄漏电流。功耗随着泄漏电流而增加。短沟道效应的其他示例是闩锁效应、漏极引发的势垒降低(DIBL)、穿通、性能对温度的依赖性、碰撞电离以及硅衬底和用于源极和漏极区的阱的寄生电容。在一些实施例中,使用绝缘体上硅(SOI)技术来代替体互补金属氧化物半导体(CMOS)技术,以减少短沟道效应。然而,由SOI晶片中的封装晶体管产生的热量无法传输到硅衬底的背部。使用进一步的制造步骤来制造散热器。例如,在制造晶体管之后,形成穿过块状硅层的厚度延伸到阻挡氧化物层的多个插塞。多个插塞允许器件操作所产生的热量通过块状硅层散到晶片的背表面。然而,多个插塞增加了制造成本,并且可能包括重新加工制造部件。非平面晶体管是半导体加工中用于减少短沟道效应的最新进展。三栅极晶体管、鳍式场效应晶体管(FET)和全包围栅极(GAA)晶体管是非平面晶体管的示例。然而,这些器件的制造要求可能会限制可制造性。此外,随着晶体管尺寸减小,源极区与漏极区之间的寄生泄漏路径仍然成问题。当制造非平面晶体管时,在一些实施例中,通过用于晶片键合的各种技术之一使两个衬底彼此接触。在一些实施例中,进行接触的两个衬底的表面使用不同的半导体导电层。结合不同导电层的晶片键合技术增加了晶格错位和加工缺陷。此外,在各种实施例中,用半导体加工制造这两个衬底中的每一者。对这两个衬底中的每一者进行加工也增加了加工缺陷以及制造成本。此外,晶片键合界面与有源器件之间的距离相对较小。 ...
【技术保护点】
1.一种半导体器件制造工艺,其包括:在第一硅衬底的顶部上形成半导体层的堆叠,其中所述堆叠包括在至少两种类型的半导体层之间交替的多个半导体层;在所述堆叠的至少最顶部半导体层中蚀刻第一沟槽,其中所述第一沟槽的长度至少是所述器件的沟道长度;在所述第一沟槽的顶部上形成至少第一氧化物层;将第二硅衬底放置在所述第一氧化物层和所述堆叠的所述最顶部半导体层两者的顶部上;将所述器件翻转,使得所述第一硅衬底和所述堆叠位于所述第二硅衬底的顶部上;从所述堆叠形成鳍图案;从所述堆叠除去除了第一类型之外的任何类型的半导体层的一部分,其中所述第一类型的半导体层在所述器件的栅极区中形成纳米线;以及在所述栅极区中的所述纳米线上形成硅层、二氧化硅层和高k膜。
【技术特征摘要】
【国外来华专利技术】2017.01.31 US 15/421,1571.一种半导体器件制造工艺,其包括:在第一硅衬底的顶部上形成半导体层的堆叠,其中所述堆叠包括在至少两种类型的半导体层之间交替的多个半导体层;在所述堆叠的至少最顶部半导体层中蚀刻第一沟槽,其中所述第一沟槽的长度至少是所述器件的沟道长度;在所述第一沟槽的顶部上形成至少第一氧化物层;将第二硅衬底放置在所述第一氧化物层和所述堆叠的所述最顶部半导体层两者的顶部上;将所述器件翻转,使得所述第一硅衬底和所述堆叠位于所述第二硅衬底的顶部上;从所述堆叠形成鳍图案;从所述堆叠除去除了第一类型之外的任何类型的半导体层的一部分,其中所述第一类型的半导体层在所述器件的栅极区中形成纳米线;以及在所述栅极区中的所述纳米线上形成硅层、二氧化硅层和高k膜。2.根据权利要求1所述的半导体器件制造工艺,其中形成所述堆叠包括生长所述多个半导体层以在放置所述第二硅衬底之前在所述第一硅衬底上形成完整的堆叠。3.根据权利要求1所述的半导体器件制造工艺,其中所述堆叠的所述最顶部半导体层包括硅。4.根据权利要求1所述的半导体器件制造工艺,其中放置所述第二硅衬底包括将所述第二硅衬底键合到所述第一氧化物层和所述堆叠的所述最顶部半导体层两者的所述顶部。5.根据权利要求4所述的半导体器件制造工艺,其中所述半导体层的堆叠与所述第二硅衬底的键合界面之间的距离包括所述第一沟槽。6.根据权利要求4所述的半导体器件制造工艺,其中所述工艺还包括在所述键合之后放弃在所述第二硅衬底上进行进一步制造加工。7.根据权利要求1所述的半导体器件制造工艺,其中在形成所述第一氧化物层之前,所述工艺还包括:在所述第一沟槽中的所述第一硅衬底上形成第二氧化物层;以及在所述第一沟槽中的所述第二氧化物层上形成氮化物层,其中所述氮化物层在所述第一沟槽中的所述第一氧化物层和所述第二氧化物层之间。8.根据权利要求8所述的半导体器件制造工艺,其中向所述最顶部半导体层下方的硅锗层中蚀刻所述第一沟槽,其中在所述硅锗层处形成所述第二氧化物层,并且在所述最顶部半导体层处形成所述氮化物层和所述第一氧化物层中的每一者。9.根据权利要求1所述的半导体器件制造工艺,其中所述第一类型的半导体层包括硅和硅锗中的一者。10.根据权利要求1所述的半导体器件制造工艺,其中当一条或多条纳米线驻留在所述第一氧化物层的顶部上时,所述工艺还包括:向所述第一氧化物层中蚀刻第二沟槽;以及针对所述一条或多条纳米线,在所述第二沟槽中沉积栅极金属。11.一种半导体器件,其包括:鳍图案,其由半导体层的堆叠形成,其中所述堆叠包括在至少两种类型的半导体层之间交替的多个...
【专利技术属性】
技术研发人员:理查德·T·舒尔茨,
申请(专利权)人:超威半导体公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。