数据保持电路以及方法技术

本发明专利技术的实施例提供了数据保持电路以及方法。电路包括从锁存器，从锁存器包括第一输入端和输出端，第一输入端连接至主锁存器，以及保持锁存器，保持锁存器包括连接至输出端的第二输入端。主锁存器和从锁存器被配置为在具有第一电源电压电平的第一电源域中工作，保持锁存器被配置为在具有与第一电源电压电平不同的第二电源电压电平的第二电源域中工作，以及该电路还包括电平移位器，该电平移位器被配置为将信号电平从第一电源电压电平和第二电源电压电平中的一个移位为第一电源电压电平和第二电源电压电平中的另一个。

【技术实现步骤摘要】
数据保持电路以及方法
本专利技术的实施例总体涉及电子电路领域，更具体地，包括数据保持电路以及方法。
技术介绍
电子电路有时包括在不使用时断电的一个或多个部分，以节省能量并且延长电池寿命。为了提供连续性，通常在断电事件之前保存数据位，然后在断电部分再次通电后恢复到数据位先前的电路位置。通常使用锁存电路保存数据位。
技术实现思路
根据本专利技术的一个方面，提供了一种电路，包括：从锁存器，包括第一输入端和输出端，所述第一输入端连接至主锁存器；以及保持锁存器，包括连接至所述输出端的第二输入端，其中所述主锁存器和所述从锁存器被配置为在具有第一电源电压电平的第一电源域中工作，所述保持锁存器被配置为在具有与所述第一电源电压电平不同的第二电源电压电平的第二电源域中工作，和所述电路还包括电平移位器，所述电平移位器被配置为将信号电平从所述第一电源电压电平和所述第二电源电压电平中的一个移位为所述第一电源电压电平和所述第二电源电压电平中的另一个。根据本专利技术的另一个方面，提供了一种集成电路(IC)，包括：第一锁存器,电连接至第二锁存器，所述第一锁存器包括位于第一n阱中的第一晶体管；保持锁存器，电连接至所述第一锁存器，所述保持锁存器包括位于与所述第一n阱分隔开的第二n阱中的第二晶体管；以及电平移位器，包括位于所述第一n阱或所述第二n阱中的第三晶体管。根据本专利技术的又一个方面，提供了一种保持数据位的方法，包括：在保持锁存器的输入端处接收第一逻辑电平；响应于所述第一逻辑电平将逻辑状态存储到所述保持锁存器中；以及在从锁存器的输入端处接收第二逻辑电平，所述第二逻辑电平对应于存储的所述逻辑状态，其中，存储所述逻辑状态和接收所述第二逻辑电平中的至少一个包括使用电平移位器。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1是根据一些实施例的数据保持电路的图。图2是根据一些实施例的数据保持集成电路的图。图3是根据一些实施例的数据保持电路的图。图4是根据一些实施例的数据保持电路的图。图5是根据一些实施例的数据保持电路的图。图6是根据一些实施例的数据保持电路的图。图7是根据一些实施例的数据保持电路的图。图8是根据一些实施例的数据保持电路的图。图9是根据一些实施例的保持数据位的方法的图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件、值、操作、材料、布置等的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。包括其它组件、值、操作、材料、布置等。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。数据保持电路包括主锁存器、从锁存器和保持锁存器(也称为气囊锁存器)。主锁存器和从锁存器被配置为在具有第一电源电压电平的第一电源域中工作，并且保持锁存器被配置为在具有独立于第一电源电压电平的第二电源电压电平的第二电源域中工作。保持锁存器被配置为将逻辑电平从第一电源电压电平移位为第二电源电压电平，并且数据保持电路包括第一电源域中的电平移位器，该电平移位器被配置为将逻辑电平从第二电源电压电平移位为第一电源电压电平。因此，数据保持电路能够在第一电源域断电期间通过使用第二电源电压电平操作保持锁存器来保持数据位。通过能够使用与第一电源电压电平不同的第二电源电压电平，与不使用与第一电源电压电平不同的第二电源电压电平的方法相比，数据保持电路在集成电路(IC)布局内的电路应用和放置方面具有增大的灵活性。图1是根据一些实施例的数据保持电路100的图。数据保持电路100是电子电路，其被配置为接收在电源域D1中的数据位D和SI，响应于选择信号SE和一个或多个时钟信号(未示出)输出代表接收的电源域D1中的数据位中的一个的锁存数据位Q，以及将代表接收的电源域D2中的数据位D或SI的数据位保持，电源域D2与电源域D1分隔开。在各个实施例中，数据保持电路100称为触发器电路、保持触发器电路、保持触发电路、气囊(ballon)触发器电路或气囊触发电路。在一些实施例中，数据保持电路100是IC，例如，下面参照图2讨论的数据保持IC200。电源域D1是电路(未示出)中数据保持电路100被配置为在其中工作的第一部分。电源域D1包括被配置为在通电模式和断电模式下供电的第一电源分配装置，该第一电源分配装置包括一个或多个第一电源节点(例如，下面参照图2讨论的电源节点V1N)和一个或多个第一参考节点(未在图1中示出)，例如，下面参照图2讨论的参考节点VSSN。电源域D2是电路中数据保持电路100被配置为工作的第二部分。电源域D2包括被配置为在通电模式下供电的第二电源分配装置，该第二电源分配装置包括一个或多个第二电源节点(例如，下面参照图2讨论的电源节点V2N)和一个或多个第二参考节点(未在图1中示出)，例如，下面参照图2讨论的参考节点VSSN。在通电模式下，电源域D1的一个或多个第一电源节点相对于一个或多个第一参考节点上的参考电压电平(例如，下面参照图2至图8讨论的接地或参考电压电平VSS)具有第一电源电压电平(例如，下面参照图2至图8讨论的电源电压电平VDD1)。在断电模式下，电源域D1的一个或多个第一电源节点具有处于或接近参考电压电平的断电电压电平。在通电模式下，电源域D2的一个或多个第二电源节点被配置为相对于参考电压电平具有第二电源电压电平，如下面参照图2至图8讨论的电源电压电平VDD2。其中的数据保持电路被配置为工作的电路包括电源域D2，电源域D2被配置为在电源域D1工作在通电模式下期间以及在电源域D1工作在断电模式下期间在通电模式下工作。在各个实施例中，电源域D2的第二电源电压电平小于、等于或大于电源域D1的第一电源电压电平。数据保持电路100包括电源域D1中的选择电路110、主锁存器120、从锁存器130、电平移位电路150和电源域D2中的保持锁存器140。选择电路110包括被配置为接收数据位D的输入端111、被配置为接收数据位SI的输入端113、被配置为接收信号SE的输入端115和连接至主锁存器120的输入端121的输出端112。主锁存器120包括连接至从锁存器130的输入端131的输出端122。从锁存器130包括被配置为接收一个或多个控制信号(例如，信号RESTORE)的输入端133、被配置为输出数据位Q的输出端132，以及连接至保持锁存器140的输入端14本文档来自技高网...

【技术保护点】
1.一种电路，包括：从锁存器，包括第一输入端和输出端，所述第一输入端连接至主锁存器；以及保持锁存器，包括连接至所述输出端的第二输入端，其中所述主锁存器和所述从锁存器被配置为在具有第一电源电压电平的第一电源域中工作，所述保持锁存器被配置为在具有与所述第一电源电压电平不同的第二电源电压电平的第二电源域中工作，和所述电路还包括电平移位器，所述电平移位器被配置为将信号电平从所述第一电源电压电平和所述第二电源电压电平中的一个移位为所述第一电源电压电平和所述第二电源电压电平中的另一个。

【技术特征摘要】
2018.04.03 US 62/651,946;2019.03.06 US 16/294,7261.一种电路，包括：从锁存器，包括第一输入端和输出端，所述第一输入端连接至主锁存器；以及保持锁存器，包括连接至所述输出端的第二输入端，其中所述主锁存器和所述从锁存器被配置为在具有第一电源电压电平的第一电源域中工作，所述保持锁存器被配置为在具有与所述第一电源电压电平不同的第二电源电压电平的第二电源域中工作，和所述电路还包括电平移位器，所述电平移位器被配置为将信号电平从所述第一电源电压电平和所述第二电源电压电平中的一个移位为所述第一电源电压电平和所述第二电源电压电平中的另一个。2.根据权利要求1所述的电路，其中所述第一电源电压电平高于所述第二电源电压电平，以及所述电平移位器被配置为在所述第一电源域中工作。3.根据权利要求1所述的电路，其中所述第二电源电压电平高于所述第一电源电压电平，以及所述电平移位器被配置为在所述第二电源域中工作。4.根据权利要求1所述的电路，其中所述电平移位器是被配置为在所述第一电源域中工作的第一电平移位器，以及所述电路包括被配置为在所述第二电源域中工作的第二电平移位器。5.根据权利要...

【专利技术属性】
技术研发人员：黄开麒，高章瑞，刘祈麟，鲁立忠，谢尚志，马伟翔，简永溱，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71