前置放大器、前置差分放大器以及集成电路制造技术

一种前置放大器、差分前置放大器以及集成电路，前置放大器，包括输入缓冲单元和增益放大单元，所述输入缓冲单元包括主源跟随器以及辅源跟随器，所述辅源跟随器用于消除主源跟随器的沟道长度调制效应；所述增益放大单元的第一输入端与所述输入缓冲单元的输出连接，所述增益放大单元的第二输入端连接偏置电压，所述增益放大单元基于所述偏置电压对所述输入缓冲单元输出的信号增益放大后输出放大信号。辅源跟随器能消除主源跟随器的沟道长度调制效应从而大幅度提高前置放大器的线性度和增益精度。

【技术实现步骤摘要】
前置放大器、前置差分放大器以及集成电路
本申请属于CMOS集成器件
，尤其涉及一种前置放大器、差分前置放大器以及集成电路。
技术介绍
前置放大器的主要技术指标包括：增益精度、噪声、线性度、输入及输出阻抗、功耗，以及是否具有电平移位功能等。理想的前置放大器具有精确不变的增益，无噪声，无失真，无失配，输入阻抗无穷，输出阻抗为0等特性，这显然是不可能的。现实中，前置放大器与其它模拟电路一样，遵循模拟电路设计的“八边形法则”，在这些指标之间存在严重的折中(tradeoff)。设计一个极低噪声、极高线性度，同时保证其它方面性能不恶化的前置放大器，是一件非常困难甚至往往是不可能的事情。目前常用的前置放大器结构：第一种是基于运算放大器，接成了闭环反馈结构。这种结构只有一级，既作为输入缓冲，又作为增益放大。它具有输入阻抗无穷大，输出阻抗低，增益精确，线性度好等优点，在各种场合广泛出现。然而这个结构存在的问题是输入信号需要提供合适的偏置电压，运放才能工作，这个偏置电压往往由芯片产生，通过引脚输出给传感器，由传感器在所产生的信号上叠加偏置电压。这就增加了方案的复杂性和不可靠性了。有些传感器甚至根本无法施加偏置电压(例如电能表中的电压和电流传感器，其偏置电压天然就是0V)。第二种是标准的2级结构。其输入缓冲级是基于单MOS管的源跟随器结构。它具有输入阻抗无穷大，电路简单等优点。然而这种结构增益精度和线性度非常一般，受PVT(工艺偏差、电源波动、温度)影响大，而且瓶颈是在输入缓冲级，主要受限于沟道长度调制效应。第三种是标准的2级结构。其输入缓冲级是基于单PNP管的源跟随器结构。由于输入缓冲级采用了三极管，无沟道长度调制效应，因此其增益精度和线性度非常好，不成为瓶颈。另外，这个主要的问题是输入阻抗不是无穷大(这是BJT管的特性，基极要走电流)，导致阻抗隔离效果不好，其次它需要BiCMOS特殊工艺的支持。
技术实现思路
本申请的目的在于提供一种前置放大器、差分前置放大器以及集成电路，旨在解决传统的单PMOS管作为输入缓冲级的前置放大器受限于沟道长度调制效应，其增益精度和线性度一般的问题。本申请实施例的第一方面提供了一种前置放大器，包括输入缓冲单元和增益放大单元，所述输入缓冲单元包括同向或反向串联在电源和公共电位之间的第一电流源、由第一晶体管构成的第一主源跟随器以及由至少一个第二晶体管构成的第一辅源跟随器，所述第一晶体管和所述第二晶体管的栅极共接作为前置放大器的输入，所述第一电流源和所述第一主源跟随器之间的共接点作为所述输入缓冲单元的输出，所述第一辅源跟随器用于消除所述第一主源跟随器的沟道长度调制效应；所述增益放大单元的第一输入端与所述输入缓冲单元的输出连接，所述增益放大单元的第二输入端连接偏置电压，所述增益放大单元基于所述偏置电压对所述输入缓冲单元输出的信号增益放大后输出放大信号。在其中一个实施例中，所述输入缓冲单元还包括用于增加输出电平移位的电平移位模块，其中：所述电平移位模块连接在所述第一电流源和所述第一主源跟随器之间，所述电平移位模块与所述第一电流源之间的共接点作为所述输入缓冲单元的输出；和/或所述电平移位模块连接在所述第一主源跟随器和所述第一辅源跟随器之间。在其中一个实施例中，所述第一晶体管和所述第二晶体管为PMOS管，所述第一晶体管的源极通过所述第一电流源接电源，至少一个所述第二晶体管同向串联后连接在所述第一晶体管的漏极和公共电位之间；或所述第一晶体管和所述第二晶体管为NMOS管，所述第一晶体管的源极通过所述第一电流源接公共电位，至少一个所述第二晶体管同向串联后连接在所述第一晶体管的漏极和电源之间。在其中一个实施例中，所述第一晶体管和所述第二晶体管均工作在饱和区；所述第一晶体管的阈值电压大于所述第二晶体管的阈值电压。在其中一个实施例中，所述第一晶体管的阈值电压大于所述第二晶体管的阈值电压关系为：|Vth1|-|Vth0|≥|Vod0|+margin；其中，Vth1为所述第一晶体管的阈值电压，Vth0为所述第二晶体管的阈值电压，Vod0为所述第二晶体管的过驱动电压，margin为电压裕量。在其中一个实施例中，所述增益放大单元包括第一运算放大器、第一分压器以及第二分压器，所述第一运算放大器的正相输入端作为所述增益放大单元的第一输入端，所述第一分压器的一端与所述第一运算放大器的输出端连接，所述第一分压器的另一端连接与所述第一运算放大器的反相输入端和所述第二分压器的一端，所述第二分压器的另一端作为所述增益放大单元的第二输入端，所述第一运算放大器的输出端作为所述增益放大单元的输出端。在其中一个实施例中，所述增益放大单元包括第一运算放大器、第一电阻以及第二电阻，所述第一电阻的第一端作为所述增益放大单元的第一输入端，所述第一电阻的第二端连接所述运算放大器的反相输入端，所述运算放大器的正相输入端作为所述增益放大单元的第二输入端，所述第二电阻连接在所述运算放大器的反相输入端和输出端之间，所述运算放大器的输出端作为所述增益放大单元的输出端。在其中一个实施例中，还包括偏置电压产生单元，所述偏置电压产生单元包括同向或反向串联在电源和公共电位之间的第二电流源、由第三晶体管构成的第二主源跟随器以及由至少一个第四晶体管构成的第二辅源跟随器，以及缓冲驱动电路；所述第三晶体管和所述第四晶体管的栅极共接公共电位，所述第二电流源和所述第二主源跟随器之间的共接点连接所述缓冲驱动电路的输入端，所述缓冲驱动电路的输出端作为所述偏置电压产生单元的输出，输出所述偏置电压。本申请实施例的第二方面提供了另一种前置差分放大器，包括两个输入缓冲单元和一个增益放大单元，每个所述输入缓冲单元包括同向或反向串联在电源和公共电位之间的第一电流源、由第一晶体管构成的第一主源跟随器以及由至少一个第二晶体管构成的第一辅源跟随器，所述第一晶体管和所述第二晶体管的栅极共接作为前置差分放大器的输入，所述第一电流源和所述第一主源跟随器之间的共接点作为所述输入缓冲单元的输出，所述第一辅源跟随器用于消除第一主源跟随器的沟道长度调制效应；所述增益放大单元的第一输入端、第二输入端分别与两个所述输入缓冲单元的输出连接，所述增益放大单元的两个输出端分别作为前置差分放大器的两个输出端。在其中一个实施例中，所述增益放大单元包括第一运算放大器、第二运算放大器、第一分压元件、第二分压元件以及第三分压元件，所述第一运算放大器的正相输入端作为所述增益放大单元的第一输入端，所述第一分压元件的一端与所述第一运算放大器的输出端连接，所述第一分压元件的另一端与所述第一运算放大器的反相输入端、所述第二分压元件的一端连接，所述第二分压元件的另一端与所述第二运算放大器的反相输入端、所述第三分压元件的一端连接，所述第二运算放大器的正相输入端作为所述增益放大单元的第二输入端，所述第三分压元件的另一端与所述第二运算放大器的输出端连接，所述第一运算放大器的输出端作为所述增益放大单元的第一输出端，所述第二运算放大器的输出端作为所述增益放大单元的第二输出端。在其中一个实施例中，所述增益放大单元包括第一运算放大器、第一分压元件、第二分压元件、第三分压元件以及第四分压元件，所述第一分压元件的一端作为所述增益放大单元的第一输入端，所述本文档来自技高网...

【技术保护点】
1.一种前置放大器，包括输入缓冲单元和增益放大单元，其特征在于：所述输入缓冲单元包括同向或反向串联在电源和公共电位之间的第一电流源、由第一晶体管构成的第一主源跟随器以及由至少一个第二晶体管构成的第一辅源跟随器，所述第一晶体管和所述第二晶体管的栅极共接作为前置放大器的输入，所述第一电流源和所述第一主源跟随器之间的共接点作为所述输入缓冲单元的输出，所述第一辅源跟随器用于消除所述第一主源跟随器的沟道长度调制效应；所述增益放大单元的第一输入端与所述输入缓冲单元的输出连接，所述增益放大单元的第二输入端连接偏置电压，所述增益放大单元基于所述偏置电压对所述输入缓冲单元输出的信号增益放大后输出放大信号。

【技术特征摘要】
1.一种前置放大器，包括输入缓冲单元和增益放大单元，其特征在于：所述输入缓冲单元包括同向或反向串联在电源和公共电位之间的第一电流源、由第一晶体管构成的第一主源跟随器以及由至少一个第二晶体管构成的第一辅源跟随器，所述第一晶体管和所述第二晶体管的栅极共接作为前置放大器的输入，所述第一电流源和所述第一主源跟随器之间的共接点作为所述输入缓冲单元的输出，所述第一辅源跟随器用于消除所述第一主源跟随器的沟道长度调制效应；所述增益放大单元的第一输入端与所述输入缓冲单元的输出连接，所述增益放大单元的第二输入端连接偏置电压，所述增益放大单元基于所述偏置电压对所述输入缓冲单元输出的信号增益放大后输出放大信号。2.如权利要求1所述的前置放大器，其特征在于，所述输入缓冲单元还包括用于增加输出电平移位的电平移位模块，其中：所述电平移位模块连接在所述第一电流源和所述第一主源跟随器之间，所述电平移位模块与所述第一电流源之间的共接点作为所述输入缓冲单元的输出；和/或所述电平移位模块连接在所述第一主源跟随器和所述第一辅源跟随器之间。3.如权利要求1所述的前置放大器，其特征在于，所述第一晶体管和所述第二晶体管为PMOS管，所述第一晶体管的源极通过所述第一电流源接电源，至少一个所述第二晶体管同向串联后连接在所述第一晶体管的漏极和公共电位之间；或所述第一晶体管和所述第二晶体管为NMOS管，所述第一晶体管的源极通过所述第一电流源接公共电位，至少一个所述第二晶体管同向串联后连接在所述第一晶体管的漏极和电源之间。4.如权利要求1至3任一项所述的前置放大器，其特征在于，所述第一晶体管和所述第二晶体管均工作在饱和区；所述第一晶体管的阈值电压大于所述第二晶体管的阈值电压。5.如权利要求4所述的前置放大器，其特征在于，所述第一晶体管的阈值电压大于所述第二晶体管的阈值电压关系为：|Vth1|-|Vth0|≥|Vod0|+margin；其中，Vth1为所述第一晶体管的阈值电压，Vth0为所述第二晶体管的阈值电压，Vod0为所述第二晶体管的过驱动电压，margin为电压裕量。6.如权利要求1所述的前置放大器，其特征在于，所述增益放大单元包括第一运算放大器、第一分压器以及第二分压器，所述第一运算放大器的正相输入端作为所述增益放大单元的第一输入端，所述第一分压器的一端与所述第一运算放大器的输出端连接，所述第一分压器的另一端连接于所述第一运算放大器的反相输入端和所述第二分压器的一端，所述第二分压器的另一端作为所述增益放大单元的第二输入端，所述第一运算放大器的输出端作为所述增益放大单元的输出端。7.如权利要求1所述的前置放大器，其特征在于，所述增益放大单元包括第一运算放大器、第一电阻以及第二电阻，所述第一电阻的第一端作为所述增益放大单元的第一输入端，所述第一电阻的第二端连接所述运算放大器的反相输入端，所述运算放大器的正相输入端作为所述增益放大单元的第二输入端，所述第二电阻连接在所述运算放...

【专利技术属性】
技术研发人员：许建超，夏书香，陈世超，许志玲，
申请(专利权)人：深圳市锐能微科技有限公司，
类型：发明
国别省市：广东,44