一种阻变存储器制造技术

本发明专利技术公开一种阻变存储器。本发明专利技术提供的阻变存储器包括：底电极、MgO纳米线、碳纳米管电极和顶电极。其中，多根MgO纳米线位于底电极的上表面，每一MgO纳米线的顶端与一个碳纳米管的底端直接接触，形成异质结接触；各个碳纳米管电极的顶端与顶电极接触连接。本发明专利技术利用异质结接触对电流特性的作用来抑制漏电流，能够增大高阻状态阻值，并且增大导通电流，增强高低阻值比，从而能够降低阻变存储器的功耗。同时，阻变存储器的阻变层由多个MgO纳米线构成，将导电路径限定在纳米线内，难以在空间上发散和衍生，因此，形成的导电路径更短，进一步降低了RRAM特征参数的发散性，有利于进一步缩小存储器的尺寸。

【技术实现步骤摘要】
一种阻变存储器
本专利技术涉及半导体领域，特别是涉及一种阻变存储器。
技术介绍
随着便携式移动终端的发展，对高密度低成本的存储需求不断增加。但是，专利技术人经过大量的研究发现，现有的阻变存储器(ResistiveRandomAccessMemory，RRAM)中，薄膜阻变层中的导电路径衍生与分布随机性大，导致漏电流大，阻变参数离散性大，成为影响RRAM进一步缩小尺寸、降低功耗的主要瓶颈。
技术实现思路
本专利技术的目的是提供一种阻变存储器，具有功耗低和尺寸小的优点。为实现上述目的，本专利技术提供了如下方案：一种阻变存储器，所述存储器包括：底电极、MgO纳米线、碳纳米管电极和顶电极；其中，多根所述MgO纳米线位于所述底电极的上表面，每一所述MgO纳米线的顶端与一个所述碳纳米管电极的底端直接接触，形成异质结接触；各个所述碳纳米管电极的顶端与所述顶电极接触连接。可选的，所述存储器还包括SiO2上绝缘层，在所述SiO2上绝缘层上刻蚀有空腔，多根所述MgO纳米线和多个所述碳纳米管电极均位于所述空腔内。可选的，所述碳纳米管电极的密度等于所述MgO纳米线的密度。可选的，所述碳纳米管电极的内径大于或者等于所述MgO纳米线的外径。可选的，所述存储器还包括硅衬底，所述底电极位于所述硅衬底的上表面。可选的，所述存储器还包括SiO2下绝缘层，所述SiO2下绝缘层位于所述底电极与所述硅衬底之间。可选的，所述底电极为金属电极。根据本专利技术提供的具体实施例，本专利技术公开了以下技术效果：本专利技术提供的阻变存储器包括：底电极、MgO纳米线、碳纳米管电极和顶电极。其中，多根MgO纳米线位于底电极的上表面，每一MgO纳米线的顶端与一个碳纳米管电极的底端直接接触，形成异质结接触；各个碳纳米管电极的顶端与顶电极接触连接。本专利技术利用异质结接触对电流特性的作用来抑制漏电流，能够增大高阻状态阻值，并且增大导通电流，增强高低阻值比，从而能够降低阻变存储器的功耗。同时，阻变存储器的阻变层由多个MgO纳米线构成，将导电路径限定在纳米线内，难以在空间上发散和衍生，因此，形成的导电路径更短，进一步降低了RRAM特征参数的发散性，有利于进一步缩小存储器的尺寸。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的一种阻变存储器的切面图；图2为本专利技术实施例提供的一种阻变存储器的剖面图；图3为本专利技术实施例提供的RRAM导电通道对比图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术的目的是提供一种阻变存储器，具有功耗低和尺寸小的优点。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。图1为本专利技术实施例提供的一种阻变存储器的切面图。图2为本专利技术实施例提供的一种阻变存储器的剖面图。如图1和图2所示，所述存储器包括：底电极1、MgO纳米线2、碳纳米管电极3和顶电极4。多根所述MgO纳米线2位于所述底电极1的上表面，每一所述MgO纳米线2的顶端与一个所述碳纳米管电极3的底端直接接触，形成异质结接触；各个所述碳纳米管电极3的顶端与所述顶电极4接触连接。可选的，所述底电极1为金属电极，本实施例中，所述底电极1为TiN电极。进一步地，所述存储器还包括SiO2上绝缘层5、硅衬底6和SiO2下绝缘层7。其中，所述底电极1位于所述硅衬底6的上表面，所述SiO2下绝缘层7位于所述底电极1与所述硅衬底6之间。在所述SiO2上绝缘层5上刻蚀有空腔，多根所述MgO纳米线2和多个所述碳纳米管电极3均位于所述空腔内。作为一种优选方案，所述碳纳米管电极3的密度等于所述MgO纳米线2的密度，所述碳纳米管电极3的内径大于或者等于所述MgO纳米线2的外径。制备阻变存储器的整体结构有两种方案：1)采用刻蚀法制作单元区域，进而在限定区域内生长阻变层；2)生成连续纳米线膜，而后采用图形化制作电极。下面介绍采用与IC工艺兼容的工艺流程制备阻变存储器的具体步骤：第一步，底电极的生长。基于Si衬底，采用氧化方法制备SiO2绝缘层，然后采用溅射技术制作确定尺寸的TiN金属底电极。第二步，采用CVD(化学气相沉积)法制作SiO2绝缘层柱，采用光刻刻蚀制作确定尺寸的限域单元结构。第三步，阻变层生长。可采用CVD法或等离子热辐射法制备阻变层。本实施例中，采用Au做催化剂，再采用MgNx粉做前驱，CVD法制作由MgO纳米线构成的阻变层，并结合后处理技术去除限域单元结构边沿外的MgO。MgO是一种无毒、低成本、具有立方结构的金属氧化物，具有宽带隙高介电系数的特点。普通块体MgO的禁带宽度约为7～8eV，而MgO纳米线除了上述特点外，基于量子限域效应而具有比普通块体MgO更宽的带隙，采用MgO纳米线制作RRAM，将更好地抑制RRAM漏电流，从而保证RRAM高阻态阻值大而均匀，可制作阻变参数更均匀的RRAM。第四步，存储单元内部顶电极制作。采用CH4或C2H2作为碳源气体，溅射Fe离子薄层作为催化剂，H2作为反应气体，CVD法生长碳纳米管(CNT)电极作为存储单元内部顶电极。CNTs是具有金属特性的一维材料，导电性是铜的1000倍，载流子迁移率高达1×105cm2/V·s，功函数在4.7～5.2eV之间，没有铜电极的晶界散射、铝电极的电致迁移效应等问题，尤其是多壁CNT因为卷曲碳层之间的金属连接，具有更好的载流能力，可作为优良的电极材料。最后，生长顶电极。顶电极和底电极可选择金属电极或IC常用电极材料如TiN等，制作方法根据材料不同，可选择磁控溅射法、CVD法或化学法等。本专利技术通过调控MgO纳米线与CNT电极的直径与密度，使二者具有相同的密度，在尺寸上CNT电极的内径大于或者等于MgO纳米线的外径，形成异质结接触。本专利技术提供的基于纳米线异质结的阻变存储器，借助异质结接触对电流特性的作用抑制漏电流，从而增大高阻状态阻值，并增大导通电流，从而增强高低阻值比。同时，进一步地将导电路径限定在纳米线内，难以在空间上发散、衍生，形成的导电路径更短，能够进一步降低RRAM的特征参数发散性。图3为本专利技术实施例提供的RRAM导电通道对比图。其中，M1表示顶电极，M2表示底电极，图3的(a)部分为基于普通块体材料构建的RRAM阻变层中电流传导路径示意图，可见其具有随机衍生，不均匀性高的问题。图3的(b)部分为本专利技术提供的基于纳米线异质结型RRAM的导电通道示意图。图3的(c)部分为不同直径纳米线的导电路径限制机理示意图，d表示最细的纳米线的直径。可见，随着MgO纳米线线径的变化，导电路径发生变化，当纳米线变细时，导电路径变直变短，因而能够降低导电通道的电阻及编程电压。本专利技术提供了一种纳米线异质结型的RRAM，采用MgO一维纳米线作为阻变材料，采用CNT碳纳米管作为存本文档来自技高网...

【技术保护点】
1.一种阻变存储器，其特征在于，所述存储器包括：底电极、MgO纳米线、碳纳米管电极和顶电极；其中，多根所述MgO纳米线位于所述底电极的上表面，每一所述MgO纳米线的顶端与一个所述碳纳米管电极的底端直接接触，形成异质结接触；各个所述碳纳米管电极的顶端与所述顶电极接触连接。

【技术特征摘要】
1.一种阻变存储器，其特征在于，所述存储器包括：底电极、MgO纳米线、碳纳米管电极和顶电极；其中，多根所述MgO纳米线位于所述底电极的上表面，每一所述MgO纳米线的顶端与一个所述碳纳米管电极的底端直接接触，形成异质结接触；各个所述碳纳米管电极的顶端与所述顶电极接触连接。2.根据权利要求1所述的阻变存储器，其特征在于，所述存储器还包括SiO2上绝缘层，在所述SiO2上绝缘层上刻蚀有空腔，多根所述MgO纳米线和多个所述碳纳米管电极均位于所述空腔内。3.根据权利要求1所述的阻变存储...

【专利技术属性】
技术研发人员：潘金艳，高云龙，李明逵，黄辉祥，李铁军，高朋，
申请(专利权)人：集美大学，
类型：发明
国别省市：福建,35