包括环绕式源极和漏极接触部的晶体管制造技术

描述了一种晶体管。所述晶体管包括：衬底；位于衬底上方的第一半导体结构；位于衬底上方的第二半导体结构；包括第一金属结构的源极接触部，所述第一金属结构接触第一半导体结构的多个表面；以及包括第二金属结构的漏极接触部，所述第二金属结构接触第二半导体结构的多个表面。所述晶体管还包括位于衬底背面下方的栅极。

【技术实现步骤摘要】
包括环绕式源极和漏极接触部的晶体管
本公开的实施例涉及包括源极和漏极接触部的晶体管，更具体而言，涉及包括环绕式源极和漏极接触部的晶体管。
技术介绍
集成电路中的特征缩放是半导体制造的驱动力。缩放到越来越小的特征使功能单元在半导体芯片的有限空间上的密度增加成为可能。例如，缩小晶体管尺寸允许在芯片上包含增加数量的存储器或逻辑器件，导致制造出具有增加容量的产品。然而，对于不断增加容量的追求并非没有问题。缩放晶体管的接触部以提高芯片密度导致具有缩放的接触部的晶体管中的接触电阻增大。增大的接触电阻会降低晶体管的性能。因为传统方法无法在不增加接触电阻的情况下使晶体管的接触部面积的缩放成为可能，所以限制了缩放晶体管的接触部以增加每单位面积密度的能力。附图说明图1是根据实施例的具有平面源极和漏极接触部界面的晶体管的截面图和具有“环绕”式源极和漏极接触部界面的晶体管的截面图的图示。图2示出了例示接触电阻(Rc)与接触长度(L)和传输长度(l)的关系的曲线图。图3示出了作为接触长度的函数的晶体管的饱和/线性电流(IDSAT/IDLIN)。图4A-4D是根据实施例的用于形成环绕式接触部的过程的截面图的图示。图5A-5D是根据实施例的用于形成环绕式接触部的过程的截面图的图示。图6示出了根据本专利技术的一种实施方式的计算设备。图7示出了包括本专利技术的一个或多个实施例的内插物。具体实施方式描述了用于改善接触电阻的薄膜晶体管的环绕式接触部。在以下描述中，阐述了许多具体细节，例如特定材料和构造状态，以便提供对本公开的实施例的透彻理解。对于本领域技术人员而言显而易见的是，可以在没有这些具体细节的情况下实施本公开的实施例。在其它情况下，没有详细说明公知的特征，以免不必要地使本公开的实施例难以理解。此外，应理解附图中所示的各个实施例是例示性的表示，不一定按照比例绘制。在一些情况下，以最有助于理解本公开的方式将各种操作依次描述为多个分立操作，然而描述的顺序不应被解释为暗示这些操作必须是顺序相关的。具体地，这些操作不需要按呈现的顺序执行。仅出于参考目的，某些术语也可以在以下说明中使用，因此不旨在是限制性的。例如，诸如“上”、“下”、“上方”和“下方”等术语是指所参考的附图中的方向。诸如“前”、“后”、“背面”和“侧面”等术语描述在一致但任意的参照系内的部件的部分的取向和/或位置，所述参照系通过参考描述正在讨论的部件的文本和相关附图而变得明确。这样的术语可以包括上文特别提到的词语、其派生词和类似含义的词语。图1是根据实施例的具有平面源极和漏极接触部界面的晶体管100的截面图和具有“环绕”式源极和漏极接触部界面的晶体管150的截面图的图示。具有平面源极和漏极接触部界面的晶体管100包括源极接触部101、钝化层103、漏极接触部105、钝化层107、沟道109、钝化层111、氧化物层113和背栅极115。具有“环绕”式源极和漏极接触部界面的晶体管150包括低k钝化层151、源极接触部152、低k钝化层153、漏极接触部154、低k钝化层155、沟道159、栅极电介质163、背栅极165、源极半导体167和漏极半导体169。源极接触部152和漏极接触部154是欧姆接触，其将源极和漏极端子导体(未示出)连接到半导体衬底。源极接触部152和漏极接触部154被配置为分别环绕源极半导体167和漏极半导体169。具体地，源极接触部152和漏极接触部154形成为覆盖源极半导体167和漏极半导体169的侧表面和顶表面。源极接触部152和漏极接触部154的这种配置包括垂直尺寸，其不是其它方法的源极接触部和漏极接触部结构(例如，晶体管100的源极接触部和漏极接触部结构)的一部分。源极接触部152和漏极接触部154的接触界面的垂直部分提供源极接触部101和漏极接触部105所不具有的接触界面长度/空间。背栅极165形成在栅极电介质163的下方。背栅极165调制沟道159中的电流流动。沟道159形成在源极接触部152和漏极接触部154的下方。沟道159的导电性是跨背栅极165和源极接触部152的端子施加的电位的函数。在实施例中，钝化层151、153和155可以包括但不限于低k钝化材料，例如基于二氧化硅的材料、基于倍半硅氧烷(SSQ)的材料、聚合物和无定形碳。在其它实施例中，钝化层151、153和155可以包括任何其它适当的钝化材料。在实施例中，栅极电介质163可以包括但不限于高k栅极电介质材料，例如HfO2、Al2O3和TiO2。在其它实施例中，栅极电介质163可以包括任何其它适当的钝化材料。在实施例中，源极半导体167和漏极半导体169可以包括但不限于IGZO、InAs、InSb、Ge和Si。在其它实施例中，源极半导体167和漏极半导体169可以包括任何其它适当的半导体材料。在实施例中，源极接触部152和漏极接触部154可以包括但不限于诸如Ti、Mo、W、TiN和TaN等金属。在其它实施例中，源极接触部152和漏极接触部154可以包括任何其它适当的金属。在实施例中，沟道159可以包括诸如IGZO、ITO、ZnO、Ga2O3和In2O3等材料。在其它实施例中，沟道159可以包括任何其它适当的材料。图1实现了晶体管100的平面源极和漏极接触部界面与晶体管150的“环绕”式源极和漏极接触部界面的比较。关于晶体管100，源极和漏极接触部形成在晶体管沟道上以包括平面的水平接触界面表面。这些水平接触界面表面提出了与晶体管长度/面积缩放相关的挑战。例如，随着具有晶体管100的接触部结构的晶体管被缩放，水平接触区域的长度必须保持尽可能地大以便控制接触电阻(由于接触大小与接触电阻之间的关系)，即使晶体管本身的水平长度变得更小。相反，与由晶体管100的源极接触部101和漏极接触部105的平面接触界面设计提供的接触界面表面积相比，关于晶体管150，源极接触部152和漏极接触部154的环绕式设计(包括垂直取向的接触部分)为给定长度的水平接触尺寸提供了更大的接触界面表面积。因此，在实施例中，使用“环绕”式接触部设计，随着晶体管的水平长度变得更小，可以增大或维持接触界面表面长度/面积。应当理解，增大接触界面长度而不增大接触部的水平占用面积降低了接触电阻并使晶体管缩放成为可能。因此，在实施例中，由于可以在较小的水平接触尺寸中提供通过传统方法在给定水平接触尺寸中提供的相同接触界面长度而使缩放成为可能。因此，在实施例中，可以缩放晶体管以实现更高的芯片密度，而不会增加晶体管的接触电阻并降低器件性能。正因为如此，实施例克服了先前方法(例如图1的晶体管100的方法)的接触部缩放限制，其对每单位面积的晶体管密度的增加造成障碍。如本文所述，实施例使用环绕式接触部结构(其包括垂直接触区域)以保持大的接触长度(与传输长度相比)，使得可以实现水平源极接触部和漏极接触部尺寸的持续缩放。此外，实施例提供低电阻、稳定的欧姆接触，其改善了晶体管的性能和可靠性。环绕式接触部还降低了背栅几何结构的接触电阻和外部电阻(Rext)。在实施例中，可以应用所描述的环绕式接触部结构的晶体管类型可以包括但不限于顶栅、双栅、三栅、全环栅和多层薄膜晶体管(TFT)器件。在操作中，当跨源极和漏极端子施加适当的电压并且将大于Vth的电压施加本文档来自技高网...

【技术保护点】
1.一种晶体管，包括：衬底；位于所述衬底上方的第一半导体结构；位于所述衬底上方的第二半导体结构；包括第一金属结构的源极接触部，所述第一金属结构接触所述第一半导体结构的多个表面；包括第二金属结构的漏极接触部，所述第二金属结构接触所述第二半导体结构的多个表面；以及位于所述衬底的背面下方的栅极接触部。

【技术特征摘要】
2018.04.02 US 15/943,5841.一种晶体管，包括：衬底；位于所述衬底上方的第一半导体结构；位于所述衬底上方的第二半导体结构；包括第一金属结构的源极接触部，所述第一金属结构接触所述第一半导体结构的多个表面；包括第二金属结构的漏极接触部，所述第二金属结构接触所述第二半导体结构的多个表面；以及位于所述衬底的背面下方的栅极接触部。2.根据权利要求1所述的晶体管，还包括位于所述衬底下方的氧化物层。3.根据权利要求2所述的晶体管，其中，所述栅极接触部位于所述氧化物层的下方。4.根据权利要求1所述的晶体管，其中，所述第一金属结构和所述第二金属结构接触所述衬底和钝化层。5.根据权利要求1、2、3或4所述的晶体管，其中，所述第一半导体结构和所述第二半导体结构接触所述衬底和钝化层。6.根据权利要求1所述的晶体管，其中，所述源极接触部的接触长度大于与所述源极接触部相关联的传输长度。7.根据权利要求1、2、3、4或6所述的晶体管，其中，所述漏极接触部的接触长度大于与所述漏极接触部相关联的传输长度。8.一种形成晶体管接触部的方法，包括：在衬底上方形成第一沟槽和第二沟槽；在所述第一沟槽的内侧壁和所述第二沟槽的内侧壁上形成牺牲材料；用半导体材料填充所述第一沟槽和所述第二沟槽；从所述第一沟槽的内侧壁和所述第二沟槽的内侧壁去除所述牺牲材料；使所述第一沟槽中的半导体材料和所述第二沟槽中的半导体材料凹陷；以及在所述第一沟槽中的凹陷半导体材料和所述第二沟槽中的凹陷半导体材料的上方和侧面上形成金属。9.根据权利要求8所述的方法，还包括在所述衬底的背面上形成氧化物层。10.根据权利要求9所述的方法，还...

【专利技术属性】
技术研发人员：S·马，A·夏尔马，G·杜威，J·T·卡瓦列罗斯，V·H·勒，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US