半导体器件以及半导体器件的制造方法技术

半导体器件以及半导体器件的制造方法。一种半导体器件包括：源极接触结构；栅极层叠结构，其包括与源极接触结构相邻的侧区域以及从所述侧区域延伸的中心区域。该半导体器件还包括设置在第一栅极层叠结构的侧区域下方的源栅图案。该源栅图案具有面向源极接触结构的倾斜表面。该半导体器件还包括穿透栅极层叠结构的中心区域的沟道图案，该沟道图案朝着源极接触结构延伸并接触源极接触结构。

【技术实现步骤摘要】
半导体器件以及半导体器件的制造方法
本公开总体上涉及半导体器件及其制造方法，更具体地讲，涉及一种三维半导体器件以及该半导体器件的制造方法。
技术介绍
半导体器件包括能够存储数据的多个存储器单元晶体管。存储器单元晶体管可串联连接在选择晶体管之间以形成存储器串。已提出三维半导体器件以实现半导体器件的高集成度。存储器单元晶体管和选择晶体管的栅极图案可彼此层叠以形成三维半导体器件。在实现这些三维半导体器件时，已开发了用于改进半导体器件的操作可靠性的各种技术。
技术实现思路
根据本公开，一种半导体器件包括沿着第一方向延伸的源极接触结构。该半导体器件还包括设置在源极接触结构的第一侧的第一栅极层叠结构，该第一栅极层叠结构包括与源极接触结构的第一侧相邻的侧区域并且包括从第一栅极层叠结构的侧区域延伸的与源极接触结构相反的中心区域。该半导体器件还包括设置在第一栅极层叠结构的侧区域下方的第一源栅图案，该第一源栅图案包括面向源极接触结构的倾斜表面。该半导体器件另外包括第一沟道图案，该第一沟道图案沿着第一层叠结构的中心区域的底侧延伸，穿透第一层叠结构的中心区域，并且朝着源极接触结构的第一侧延伸并接触所述第一侧。另外，根据本公开，一种半导体器件包括：源极接触结构；源栅图案，其设置在源极接触结构之间并彼此间隔开；栅极层叠结构，其设置在源极接触结构之间，该栅极层叠结构包括在源栅图案上方对齐的侧区域以及介于这些侧区域之间的中心区域；间隔物绝缘层，其设置在各个源极接触结构与栅极层叠结构之间；保护图案，其在间隔物绝缘层下方对齐，该保护图案设置在源极接触结构与源栅图案之间；以及沟道图案，其穿透栅极层叠结构，沿着栅极层叠结构的底表面延伸，沿着源栅图案的表面延伸，并且沿着保护图案的底表面延伸，该沟道图案具有与源极接触结构接触的源极接触表面。此外，根据本公开，一种制造半导体器件的方法包括以下步骤：形成穿透阱结构的支撑件，所述支撑件从阱结构向上突出；在支撑件上形成层叠结构，该层叠结构被孔穿透并具有设置在层叠结构的面向阱结构的底表面的一部分上的蚀刻停止图案；在包括阱结构和层叠结构与所述孔之间开放的水平空间的开口区域的表面上形成多层存储器层；在多层存储器层上的表面上形成沟道层；在沟道层上形成间隙填充绝缘层，该间隙填充绝缘层填充开口区域；以及形成从层叠结构穿透蚀刻停止图案的狭缝，该狭缝将蚀刻停止图案分离成源栅图案，其中，该狭缝形成为使得各个所述源栅图案具有朝着狭缝倾斜的表面。另外，根据本公开，一种制造半导体器件的方法包括以下步骤：形成穿透阱结构的支撑件，所述支撑件从阱结构向上突出；在支撑件上形成层叠结构，该层叠结构被孔穿透并具有设置在层叠结构的面向阱结构的底表面的一部分上的蚀刻停止图案；在包括阱结构和层叠结构与所述孔之间开放的水平空间的开口区域的表面上形成多层存储器层；在多层存储器层上的表面上形成沟道层；在沟道层上形成间隙填充绝缘层，该间隙填充绝缘层填充开口区域；形成从层叠结构穿透蚀刻停止图案的狭缝，该狭缝将蚀刻停止图案分离成源栅图案；在狭缝的侧壁上形成保护层；形成穿透未被保护层阻挡的多层存储器层和沟道层的第一沟槽，该第一沟槽延伸到间隙填充绝缘层的内部；形成从第一沟槽的内部延伸到源栅图案之间的掺杂半导体图案；以及通过蚀刻保护层来形成暴露掺杂半导体图案的第一部分的保护图案。附图说明参照附图描述示例实施方式。然而，这些实施方式可按照不同的形式实现，不应被解释为限于本文所阐述的呈现的实施方式。提供呈现的实施方式以使得本领域技术人员能够实现本公开。在附图中，为了例示清晰，尺寸可能被夸大。将理解，当元件被称为在两个其它元件“之间”时，其可以是这两个其它元件之间的仅有元件，或者这两个其它元件之间也可存在一个或更多个中间元件。相似的标号始终表示相似的元件。图1A和图1B示出例示根据本公开的实施方式的半导体存储器装置的立体图和放大截面图。图2示出例示根据本公开的实施方式的半导体器件的截面图。图3示出例示根据本公开的实施方式的沟道图案的结构并且例示沟道图案中的电流的流动的立体图。图4A和图4B示出例示支撑件、沟道图案的柱状部分和源极接触结构的布局的平面图。图5A至图5P示出例示根据本公开的实施方式的半导体器件的制造方法中所包括的工艺的截面图。图6A至图6G示出例示在图5P所示的工艺之后继续的后续工艺的实施方式的截面图。图7A至图7C示出例示在图5P所示的工艺之后继续的后续工艺的实施方式的截面图。图8示出例示根据本公开的实施方式的存储器系统的配置的框图。图9示出例示根据本公开的实施方式的计算系统的配置的框图。具体实施方式本公开的技术精神可按照各种方式改变，并且可被实现为具有各个方面的实施方式。以下，将通过有限数量的可能实施方式来描述本公开，以使得本领域技术人员可在实践中实现本公开。尽管本文中使用术语“第一”和/或“第二”来描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于区分一个元件与另一元件，而非指示元件的数量或优先级。例如，在不脱离本公开的教导的情况下，下面所讨论的第一元件可被称为第二元件，第二元件可被称为第一元件。当一个元件被称为“联接”或“连接”到另一元件时，这一个元件可直接联接或连接到另一元件，或者在“联接”或“连接”之间可存在中间元件。相反，当元件被称为“直接联接”或“直接连接”到另一元件时，在“直接联接”或“直接连接”之间不存在中间元件。说明元件之间的关系的其它表达，例如“在...之间”、“直接在...之间”、“与...相邻”或“与...直接相邻”应该以相同的方式解释。本文所使用的术语仅是为了描述特定实施方式，而非旨在限制。在本公开中，除非上下文另外清楚地指示，否则单数形式旨在也包括复数形式。将进一步理解，当在本说明书中使用时，术语“包括”、“包含”、“具有”等指定所述特征、数字、步骤、操作、元件、组件和/或其组合的存在，但不排除一个或更多个其它特征、数字、步骤、操作、元件、组件和/或其组合的存在或添加。呈现的实施方式涉及具有改进的操作可靠性的三维半导体器件以及这些半导体器件的制造。图1A示出例示根据本公开的实施方式的半导体器件的立体图。图1B示出图1A所示的区域A的放大截面图。为了描述方便，从图1A省略一些组件。图2示出例示根据本公开的实施方式的半导体器件的截面图，其是与图1A所示的区域A对应的部分的放大图。参照图1A至图2，各个半导体器件可包括：阱结构WE，其包含第一导电类型的掺杂剂；栅极层叠结构GST1和GST2，其设置在阱结构WE上方；沟道图案CH，其从栅极层叠结构GST1和GST2的内部延伸到阱结构WE与栅极层叠结构GST1和GST2之间的空间；源栅图案GP，其设置在栅极层叠结构GST1和GST2中的每一个下方以彼此间隔开；阱接触结构WCL，其连接到阱结构WE；狭缝SI，其将栅极层叠结构GST1和GST2彼此分离；以及源极接触结构SCL，其设置在狭缝SI中以连接到沟道图案CH。根据本公开的实施方式的半导体器件还可包括第一保护层PA1至第七保护层PA7中的至少一个。可形成第一保护层PA1至第七保护层PA7以在半导体器件的制造期间保护特定材料层。阱结构WE可包括第一掺杂半导体层，该第一掺杂半导体层包含第一导电类型的掺杂剂。第一掺杂半导体本文档来自技高网...

【技术保护点】
1.一种半导体器件，该半导体器件包括：源极接触结构，该源极接触结构沿着第一方向延伸；第一栅极层叠结构，该第一栅极层叠结构设置在所述源极接触结构的第一侧，该第一栅极层叠结构包括与所述源极接触结构的所述第一侧相邻的侧区域并且包括从所述第一栅极层叠结构的所述侧区域延伸的与所述源极接触结构相反的中心区域；第一源栅图案，该第一源栅图案设置在所述第一栅极层叠结构的侧区域下方，该第一源栅图案包括面向所述源极接触结构的倾斜表面；以及第一沟道图案，该第一沟道图案沿着所述第一栅极层叠结构的中心区域的底侧延伸，穿透所述第一栅极层叠结构的中心区域，并且朝着所述源极接触结构的所述第一侧延伸并接触所述第一侧。

【技术特征摘要】
2018.04.03 KR 10-2018-00388301.一种半导体器件，该半导体器件包括：源极接触结构，该源极接触结构沿着第一方向延伸；第一栅极层叠结构，该第一栅极层叠结构设置在所述源极接触结构的第一侧，该第一栅极层叠结构包括与所述源极接触结构的所述第一侧相邻的侧区域并且包括从所述第一栅极层叠结构的所述侧区域延伸的与所述源极接触结构相反的中心区域；第一源栅图案，该第一源栅图案设置在所述第一栅极层叠结构的侧区域下方，该第一源栅图案包括面向所述源极接触结构的倾斜表面；以及第一沟道图案，该第一沟道图案沿着所述第一栅极层叠结构的中心区域的底侧延伸，穿透所述第一栅极层叠结构的中心区域，并且朝着所述源极接触结构的所述第一侧延伸并接触所述第一侧。2.根据权利要求1所述的半导体器件，该半导体器件还包括：第二栅极层叠结构，该第二栅极层叠结构设置在所述源极接触结构的第二侧，该第二栅极层叠结构包括与所述源极接触结构的所述第二侧相邻的侧区域并且包括从所述第二栅极层叠结构的所述侧区域延伸的与所述源极接触结构相反的中心区域；第二源栅图案，该第二源栅图案设置在所述第二栅极层叠结构的侧区域下方，该第二源栅图案包括面向所述源极接触结构的倾斜表面；以及第二沟道图案，该第二沟道图案沿着所述第二栅极层叠结构的中心区域的底侧延伸，穿透所述第二栅极层叠结构的中心区域，并且朝着所述源极接触结构的所述第二侧延伸并接触所述第二侧。3.根据权利要求2所述的半导体器件，其中，所述第一源栅图案的倾斜表面和所述第二源栅图案的倾斜表面倾斜，使得所述第一源栅图案和所述第二源栅图案之间的距离随着所述第一栅极层叠结构和所述第二栅极层叠结构下方的距离增大而减小。4.根据权利要求1所述的半导体器件，其中，所述第一源栅图案的倾斜表面倾斜，使得所述第一源栅图案的宽度随着所述第一栅极层叠结构下方的距离减小而减小。5.根据权利要求1所述的半导体器件，该半导体器件还包括：阱接触结构，该阱接触结构在所述源极接触结构下方对齐；阱-源极间绝缘层，该阱-源极间绝缘层设置在所述阱接触结构和所述源极接触结构之间；阱结构，该阱结构与所述阱接触结构的下部接触，该阱结构延伸以与所述第一栅极层叠结构和第二栅极层叠结构交叠；穿透所述阱结构的支撑件，各个所述支撑件朝着所述第一栅极层叠结构延伸；以及间隔物绝缘层，该间隔物绝缘层从所述第一栅极层叠结构与所述源极接触结构的所述第一侧之间延伸到所述第一源栅图案与所述源极接触结构的所述第一侧之间，其中，所述第一沟道图案在所述间隔物绝缘层下方延伸，沿着所述支撑件的侧壁延伸，沿着所述阱结构的上表面延伸，并且与所述阱接触结构接触。6.根据权利要求5所述的半导体器件，该半导体器件还包括：多层存储器图案，该多层存储器图案沿着所述阱结构与所述第一沟道图案之间的界面、各个所述支撑件与所述第一沟道图案之间的界面、所述第一源栅图案与所述第一沟道图案之间的界面以及所述第一栅极层叠结构与所述第一沟道图案之间的界面延伸，该多层存储器图案在所述间隔物绝缘层下方延伸，其中，所述多层存储器图案包括：阻挡绝缘层，该阻挡绝缘层包围所述第一沟道图案；数据存储层，该数据存储层介于所述阻挡绝缘层和所述第一沟道图案之间；以及隧道绝缘层，该隧道绝缘层介于所述数据存储层和所述第一沟道图案之间。7.根据权利要求6所述的半导体器件，其中，所述数据存储层和所述第一沟道图案各自包括比所述阻挡绝缘层和所述隧道绝缘层更朝着所述源极接触结构突出的延伸部分。8.根据权利要求7所述的半导体器件，其中，所述源极接触结构包括限定凹槽的侧壁，所述延伸部分延伸到该凹槽中。9.根据权利要求5所述的半导体器件，其中，所述阱结构包括包含第一导电类型的掺杂剂的第一掺杂半导体层，并且所述源极接触结构包括包含不同于所述第一导电类型的第二导电类型的掺杂剂的第二掺杂半导体层。10.根据权利要求9所述的半导体器件，其中，所述第一沟道图案包括与所述第二掺杂半导体层接触的源结，该源结具有分布在该源结中的所述第二导电类型的掺杂剂。11.根据权利要求1所述的半导体器件，其中，所述第一栅极层叠结构和第二栅极层叠结构中的每一个包括在所述第一方向上交替地层叠的水平导电图案和层间绝缘层。12.根据权利要求11所述的半导体器件，其中，所述水平导电图案由不同于所述源栅图案的导电材料形成。13.一种半导体器件，该半导体器件包括：源极接触结构；源栅图案，所述源栅图案设置在所述源极接触结构之间并且彼此间隔开；栅极层叠结构，该栅极层叠结构设置在所述源极接触结构之间，该栅极层叠结构包括在所述源栅图案上方对齐的侧区域以及介于所述侧区域之间的中心区域；间隔物绝缘层，该间隔物绝缘层设置在各个所述源极接触结构与所述栅极层叠结构之间；保护图案，该保护图案在所述间隔物绝缘层下方对齐，该保护图案设置在所述源极接触结构和所述源栅图案之间；以及沟道图案，该沟道图案穿透所述栅极层叠结构，沿着所述栅极层叠结构的底表面延伸，沿着所述源栅图案的表面延伸，并且沿着所述保护图案的底表面延伸，该沟道图案具有与所述源极接触结构接触的源极接触表面。14.根据权利要求13所述的半导体器件，该半导体器件还包括：阱结构，该阱结构设置在所述源栅图案下方，该阱结构延伸以与所述栅极层叠结构和所述源极接触结构交叠；以及支撑件，所述支撑件支撑所述阱结构上方的所述栅极层叠结构，其中，所述沟道图案沿着所述支撑件的侧壁并且沿着所述阱结构的上表面延伸。15.根据权利要求14所述的半导体器件，该半导体器件还包括：阱接触结构，所述阱接触结构在所述源极接触结构下方对齐，所述阱接触结构朝着所述阱结构延伸并接触所述阱结构；以及阱-源极间绝缘层，所述阱-源极间绝缘层设置在所述阱接触结构和所述源极接触结构之间，其中，所述沟道图案具有与所述阱接触结构接触的阱接触表面。16.根据权利要求14所述的半导体器件，其中，所述阱结构包括包含第一导电类型的掺杂剂的第一掺杂半导体层，并且所述源极接触结构包括包含不同于所述第一导电类型的第二导电类型的掺杂剂的第二掺杂半导体层。17.根据权利要求14所述的半导体器件，其中，所述源极接触结构比所述源栅图案朝着所述阱结构延伸得更多。18.根据权利要求14所述的半导体器件，该半导体器件还包括穿透所述栅极层叠结构的所述中心区域的绝缘图案，该绝缘图案延伸以填充所述源栅图案与所述阱结构之间的空间以及所述源栅图案之间的空间，该绝缘图案由所述沟道图案包围。19.根据权利要求14所述的半导体器件，其中，各个所述源极接触结构包括：金属层，该金属层延伸以面向所述栅极层叠结构的侧壁；掺杂半导体图案，该掺杂半导体图案朝着所述金属层下方的所述阱结构延伸，该掺杂半导体图案比所述保护图案更朝着所述金属层突出；金属硅化物层，该金属硅化物层在所述掺杂半导体图案和所述金属层之间对齐；以及金属屏障层，该金属屏障层沿着所述金属硅化物层与所述金属层之间的界面以及所述间隔物绝缘层与所述金属层之间的界面延伸，其中，所述源极接触表面沿着所述沟道图案的与所述掺杂半导体图案接触的表面限定。20.根据权利要求19所述的半导体器件，其中，所述保护图案包括：氧化物层，该氧化物层设置在各个所述源栅图案与所述掺杂半导体图案之间；以及氮化物层，该氮化物层设置在所述氧化物层与各个所述源栅图案之间。21.根据权利要求19所述的半导体...

【专利技术属性】
技术研发人员：崔康植，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR