一种多芯片的封装结构及其封装方法技术

本发明专利技术公开了一种多芯片的封装结构及其封装方法，属于半导体芯片封装技术领域。其扇出型芯片封装单元设置的芯片（1）为两个或两个以上，芯片（1）彼此间仅留毛细间隙（2），所述芯片（1）彼此间于再布线层（6）的上表面设置毛细封堵部件（3），毛细封堵部件（3）完全填充毛细间隙（2）的下部，所述塑封料（4）与毛细封堵部件（3）密接。本发明专利技术提供了解决芯片开裂、产品翘曲等问题的多芯片的封装结构及其封装方法，提高了产品的良率。

【技术实现步骤摘要】
一种多芯片的封装结构及其封装方法
本专利技术涉及一种多芯片的封装结构及其封装方法，属于半导体封装

技术介绍
受电子产品小、轻、薄的驱动，市场对单颗芯片的功能要求越来越高，当芯片的功能不能满足客户的需求时，就需要设计公司对芯片重新设计，如此，不仅设计成本高、周期长，且需要不断优化，这与发展迅速的信息化、电子化进程显然不符。鉴于此，多芯片的封装方式应运而生。扇出型（Fan-out）晶圆封装作为新型封装技术，在应用于多芯片封装时，不仅满足了客户对产品高性能的需求，且实现了集成电路小型化的目的。但是，这种封装方式也存在一定的弊端，由于芯片平铺分布，为了达到产品小型化的目的，芯片间距需尽可能的小，而当两芯片间距足够近时，因“毛细效应”的发生，会使芯片底部的填充胶“爬升”至两芯片之间，由于底部填充胶的热膨胀系数较大，在后续工序中，受热膨胀的胶体会挤压芯片，出现芯片开裂与产品翘曲等问题，这些问题严重影响了产品的良率。
技术实现思路
本专利技术的目的在于克服现有技术中存在的不足，提供一种解决在封装过程中出现的芯片开裂与产品翘曲等问题的多芯片的封装结构及其封装方法。本专利技术的目的是这样实现的：本专利技术提供了一种多芯片的封装结构，其包括扇出型芯片封装单元、基板及其焊球，所述扇出型芯片封装单元设置在基板的上表面，所述焊球设置在基板的下表面，所述扇出型芯片封装单元设置的芯片为两个或两个以上，平铺分布，且彼此紧靠，芯片彼此间仅留毛细间隙，所述毛细间隙的宽度范围在50-300微米，芯片的正面通过金属凸块Ⅰ倒装于再布线层的上表面，所述芯片彼此间于再布线层的上表面设置毛细封堵部件，毛细封堵部件完全填充毛细间隙的下部，其横向长度不小于毛细间隙的横向长度，其高度大于芯片的下表面至再布线层的上表面之间的间距，芯片与再布线层之间设置底填料Ⅰ；还包括塑封料，所述塑封料覆盖再布线层上的所有芯片，并填充毛细间隙，所述塑封料与毛细封堵部件密接，扇出型芯片封装单元的下表面即再布线层的下表面设有金属凸块Ⅱ，扇出型芯片封装单元通过金属凸块Ⅱ与基板的上表面固连；扇出型芯片封装单元与基板之间设置底填料Ⅱ。可选地，所述毛细封堵部件的纵截面呈⊥状。可选地，还包括点胶道粗糙面，所述点胶道粗糙面设置于再布线层的上表面，被所述毛细封堵部件覆盖，其粗糙化图形呈点状或线状。本专利技术提供了一种多芯片的封装结构的封装方法，其实施步骤如下：步骤一、提供一载体，在载体上涂覆一层临时键合材料，并在此载体上构建下述扇出型芯片封装单元；步骤二、在临时键合材料上设置再布线层，并在再布线层的上表面规划点胶道，所述再布线层的层数根据实际需要设置；所述点胶道设置于相邻两芯片的芯片贴装区域之间，其宽度不小于芯片之间的毛细间隙的宽度；步骤三、点胶道粗糙化工艺，使点胶道上的再布线层最外层的绝缘层的表层形成点胶道粗糙面；步骤四、使用点胶机，通过调试胶头的大小与控制胶量，在再布线层的点胶道上涂覆形成毛细封堵部件的原料，所述原料的高度大于芯片的上表面至再布线层6的上表面之间的间距，其初始宽度大于芯片之间的毛细间隙的宽度；步骤五、使用自动芯片贴装机器，利用橡胶吸头将芯片从切割好的晶圆上吸取，再通过吸头的压力控制作用将芯片倒装贴装到再布线层图案层上，最后通过回流焊工艺，完成芯片与再布线层的焊接；要求芯片贴装位置控制在贴装区域+/-15um之内，贴片旋转角度需小于1.5度；设定程序后，多个芯片平铺设置，由机器控制毛细间隙的宽度范围为50微米-300微米，将进入毛细间隙的毛细封堵部件的原料的初始宽度进行挤压成型，使芯片与毛细封堵部件密接；步骤六、所述毛细封堵部件固化塑型；步骤七、芯片底部填充底填料Ⅰ，并进行固化烘烤；步骤八、塑封料在高温模槽里预热后成液态，将上述封装结构倒置于模槽内，在真空负压下，塑封料通过注塑压力从毛细间隙的一端有规律地填充到毛细间隙的另一端，使毛细间隙内的空气在真空负压作用下驱赶干净，塑封料覆盖再布线层上的所有芯片，在流动过程中，塑封料与毛细封堵部件密接；步骤九、由于临时键合材料可通过热或光作用使材料失去粘性，通过热滑动剥离、机械剥离或紫外激光剥离等技术移除载体，露出再布线层的下表面，即完成了扇出型晶圆级封装结构的封装工艺；步骤十、在所述扇出型晶圆级封装结构的再布线层底部生长金属凸块Ⅱ；步骤十一、将所述扇出型晶圆级封装结构切割分离成扇出型芯片封装单元；步骤十二、将所述芯片扇出单元单体通过金属凸块Ⅱ倒装于基板上，并填充底填料Ⅱ，烘烤使底填料Ⅱ固化；步骤十三、基板底部植焊球。可选地，步骤三中，所述点胶道粗糙化工艺采用等离子蚀刻工艺，借助刻有镂空图案的掩模治具完成，其形成的点胶道粗糙面的表面粗糙度Ra为0.2~1.0微米。可选地，步骤三中，所述点胶道粗糙化工艺采用激光刻蚀工艺实现，其粗糙化图形呈点状或线状，形成的点胶道粗糙面的表面粗糙度Ra为0.2~3.0微米。可选地，步骤四中，所述毛细封堵部件的原料通过网板印刷工艺设置在再布线层的点胶道上。可选地，步骤四中，所述毛细封堵部件的原料的主要成分为树脂和二氧化硅，其中，二氧化硅占比为50-90%，其粘度（25℃）为20-60Pa.S.。可选地，所述塑封料的热膨胀系数远小于底填料Ⅰ的热膨胀系数。有益效果本专利技术提供了一种多芯片的封装结构及其封装方法，其设置毛细封堵部件后，使底部填充胶不能“爬升”至两芯片中间的毛细间隙，而由塑封料填补该毛细间隙，由于塑封料的热膨胀系数较小，所以能够显著改善芯片开裂与产品翘曲等现象，提高产品的良率。附图说明图1为本专利技术一种多芯片的封装结构的示意图；其中，芯片1毛细间隙2毛细封堵部件3塑封料4底填料Ⅰ5再布线层6金属凸块Ⅱ7底填料Ⅱ8金属凸块Ⅰ9基板12焊球13。具体实施方式下面结合附图对本专利技术的具体实施方式进行详细说明。为了易于说明，可以使用空间相对术语(诸如“在…下方”、“之下”、“下部”、“在…上方”、“上部”等)以描述图中所示一个元件或部件与另一个元件或部件的关系。除图中所示的定向之外，空间相对术语还包括使用或操作中设备的不同定向。装置可以以其他方式定向（旋转90度或处于其他定向），本文所使用的空间相对描述可因此进行类似的解释。本专利技术一种多芯片的封装结构，如图1所示，其包括扇出型芯片封装单元、基板12及其焊球13，其中，扇出型芯片封装单元设置在基板12的上表面，所述焊球13设置在基板12的下表面。扇出型芯片封装单元设置的芯片1为两个或两个以上，平铺分布，且彼此紧靠，芯片1彼此间形成宽度范围为50-300微米的毛细间隙2。芯片1的正面通过其下的金属凸块Ⅰ9倒装于再布线层6的上表面。金属凸块Ⅰ9的上下两端均设有焊料，其上端与芯片1的正面焊盘连接，其下端与再布线层6的上表面焊盘连接。芯片1彼此间于再布线层6的上表面设置毛细封堵部件2，其材质主要为树脂和二氧化硅，其中，二氧化硅占比为50-90%，且未固化前具有极低的流动性，毛细封堵部件2可完全填充毛细间隙2的下部，固化后，毛细封堵部件3的纵截面呈⊥状，其横向长度不小于毛细间隙2的横向长度，其高度大于芯片1的下表面至再布线层6的上表面之间的间距。为增强了毛细封堵部件3与再布线层6的结合力，可以在再布线层6的上表面设置点胶道粗糙面，其粗糙化图形呈点状或线状，但被毛细封堵部件3覆本文档来自技高网...

【技术保护点】
1.一种多芯片的封装结构，其包括扇出型芯片封装单元、基板（12）及其焊球（13），所述扇出型芯片封装单元设置在基板（12）的上表面，所述焊球（13）设置在基板（12）的下表面，其特征在于，所述扇出型芯片封装单元设置的芯片（1）为两个或两个以上，平铺分布，且彼此紧靠，芯片（1）彼此间仅留毛细间隙（2），所述毛细间隙（2）的宽度范围在50‑300微米，芯片（1）的正面通过金属凸块Ⅰ（9）倒装于再布线层（6）的上表面，所述芯片（1）彼此间于再布线层（6）的上表面设置毛细封堵部件（3），毛细封堵部件（3）完全填充毛细间隙（2）的下部，其横向长度不小于毛细间隙（2）的横向长度，其高度大于芯片（1）的下表面至再布线层（6）的上表面之间的间距，芯片（1）与再布线层（6）之间设置底填料Ⅰ（5）；还包括塑封料（4），所述塑封料（4）覆盖再布线层（6）上的所有芯片（1），并填充毛细间隙（2），所述塑封料（4）与毛细封堵部件（3）密接，扇出型芯片封装单元的下表面即再布线层（6）的下表面设有金属凸块Ⅱ（7）， 扇出型芯片封装单元通过金属凸块Ⅱ（7）与基板（12）的上表面固连；扇出型芯片封装单元与基板（12）之间设置底填料Ⅱ（8）。...

【技术特征摘要】
1.一种多芯片的封装结构，其包括扇出型芯片封装单元、基板（12）及其焊球（13），所述扇出型芯片封装单元设置在基板（12）的上表面，所述焊球（13）设置在基板（12）的下表面，其特征在于，所述扇出型芯片封装单元设置的芯片（1）为两个或两个以上，平铺分布，且彼此紧靠，芯片（1）彼此间仅留毛细间隙（2），所述毛细间隙（2）的宽度范围在50-300微米，芯片（1）的正面通过金属凸块Ⅰ（9）倒装于再布线层（6）的上表面，所述芯片（1）彼此间于再布线层（6）的上表面设置毛细封堵部件（3），毛细封堵部件（3）完全填充毛细间隙（2）的下部，其横向长度不小于毛细间隙（2）的横向长度，其高度大于芯片（1）的下表面至再布线层（6）的上表面之间的间距，芯片（1）与再布线层（6）之间设置底填料Ⅰ（5）；还包括塑封料（4），所述塑封料（4）覆盖再布线层（6）上的所有芯片（1），并填充毛细间隙（2），所述塑封料（4）与毛细封堵部件（3）密接，扇出型芯片封装单元的下表面即再布线层（6）的下表面设有金属凸块Ⅱ（7），扇出型芯片封装单元通过金属凸块Ⅱ（7）与基板（12）的上表面固连；扇出型芯片封装单元与基板（12）之间设置底填料Ⅱ（8）。2.根据权利要求1所述的封装结构，其特征在于，所述毛细封堵部件（3）的纵截面呈⊥状。3.根据权利要求1所述的封装结构，其特征在于，还包括点胶道粗糙面，所述点胶道粗糙面设置于再布线层（6）的上表面，被所述毛细封堵部件（3）覆盖，其粗糙化图形呈点状或线状。4.一种多芯片的封装结构的封装方法，其实施步骤如下：步骤一、提供一载体，在载体上涂覆一层临时键合材料，并在此载体上构建下述扇出型芯片封装单元；步骤二、在临时键合材料上设置再布线层（6），并在再布线层（6）的上表面规划点胶道，所述再布线层（6）的层数根据实际需要设置；所述点胶道设置于相邻两芯片（1）的芯片贴装区域之间，其宽度不小于芯片（1）之间的毛细间隙（2）的宽度；步骤三、点胶道粗糙化工艺，使点胶道上的再布线层（6）最外层的绝缘层的表层形成点胶道粗糙面；步骤四、使用点胶机，通过调试胶头的大小与控制胶量，在再布线层（6）的点胶道上涂覆形成毛细封堵部件（3）的原料，所述原料的高度大于芯片（1）的上表面至再布线层（6）的上表面之间的间距，其初始宽度大于芯片（1）之间的毛细间隙（2）的宽度；步骤五、使用自动芯片（1）贴装机器，利用橡胶吸头将芯片（1）从切割好的晶圆上吸取，再通过吸头的压力控制作用将芯片（...

【专利技术属性】
技术研发人员：徐健，包旭升，朴晟源，金政汉，闵炯一，郑宾宾，刘志敏，
申请(专利权)人：星科金朋半导体江阴有限公司，
类型：发明
国别省市：江苏,32