电感结构及其制作方法技术

本发明专利技术涉及电感结构及其制作方法，涉及半导体集成电路设计，通过在集成电感的下方设计由半导体衬底与柱状半导体形成的交替排列结构，其中柱状半导体的导电类型与半导体衬底的导电类型相反，以使柱状半导体与半导体衬底形成PN节，且通过设计柱状半导体的宽度以及柱状半导体之间的间距，保证半导体衬底在零偏压下或适当反偏压下均可被导电类型相反的柱状半导体全部耗尽，如此形成的电感结构能大幅度减少电感在高频下的涡流，减小涡流损耗，且能提高电感Q值。

Inductance structure and manufacturing method

【技术实现步骤摘要】
电感结构及其制作方法
本专利技术涉及一种半导体集成电路，尤其涉及一种电感结构及其制作方法。
技术介绍
高性能电感结构越来越多地应用到集成电路中，特别在射频集成电路中是非常重要的无源器件。随着集成电路技术的发展，希望电感结构的性能好、损耗小，且能与目前的集成电路工艺兼容。然而，集成电感结构会受到很多寄生效应影响，其中涡流损耗是最重要的，会消耗磁场能量，降低电感结构的Q值(品质因子)，对于低功耗集成电路的影响更大。具体的，当电感结构线圈内有电流通过时会产生磁场，电感结构的磁场会垂直穿过半导体衬底，并在半导体衬底特别是半导体衬底表面上形成与上层电感结构的金属电流方向相反的涡流。涡流电流不仅会带来涡流损耗，涡流还会产生一感应磁场，其方向与电感结构产生的磁场的方向相反，这会降低电感结构的感值，降低电感结构的品质因子。为了降低集成电感结构的涡流损耗，可通过把电感结构制作在轻掺杂半导体衬底上以及在半导体衬底上制作若干个沟槽隔离的方法。但因为磁场可以深入到半导体衬底中几微米，外延层和半导体衬底都必须低掺杂，才能有效减小涡流，这和目前的CMOS工艺不兼容，而且成本很高。另外CMOS工艺的浅槽隔离的深度也达不到几微米，减小涡流的效果不理想。
技术实现思路
本专利技术的目的在于提供一种电感结构，以能大幅度减少电感在高频下的涡流，减小涡流损耗，且能提高电感Q值。本专利技术提供的电感结构，包括：半导体衬底，在半导体衬底的有源区内包括由半导体衬底与填充在半导体衬底上的深沟槽内的柱状半导体形成的交替排列结构的半导体交替区域，其中柱状半导体的导电类型与半导体衬底的导电类型相反；以及形成在半导体交替区域上的集成电感。更进一步的，所述半导体衬底为N型，所述柱状半导体为P型。更进一步的，所述半导体衬底为P型，所述柱状半导体为N型。更进一步的，所述集成电感的下方为由所述半导体衬底与所述柱状半导体形成的交替排列结构，所述柱状半导体填充在所述半导体衬底上的至少一所述深沟槽内，所述柱状半导体的导电类型与所述半导体衬底的导电类型相反，所述柱状半导体与所述半导体衬底形成PN节，设计所述柱状半导体的宽度以及所述柱状半导体之间的间距，保证所述半导体衬底在零偏压下或适当反偏压下均被导电类型相反的所述柱状半导体全部耗尽，形成耗尽区域。更进一步的，所述半导体衬底上所述深沟槽的深度大于20微米。更进一步的，，每个所述深沟槽的宽度在2微米以内。更进一步的，两所述深沟槽之间的半导体衬底宽度在2微米以内。更进一步的，所述耗尽区域覆盖的半导体上的面积大于或等于集成电感覆盖的半导体上的面积。更进一步的，所述半导体衬底掺杂的杂质体浓度不大于1e15cm-3。更进一步的，所述柱状半导体的掺杂浓度与所述半导体衬底的掺杂浓度相当。更进一步的，在所述耗尽区域两边形成有场氧隔离。本专利技术还提供一种上述电感结构的制作方法，包括：S1：提供一半导体衬底，在半导体衬底上形成场氧层，由场氧层隔离出有源区，在有源区内利用光刻和刻蚀工艺形成至少一个深沟槽，且深沟槽之间间隔有半导体衬底，以形成深沟槽与半导体衬底的交替排列结构；S2：在深沟槽内采用外延填充工艺形成柱状半导体，以形成由半导体衬底与柱状半导体形成的交替排列结构的半导体交替区域，其中柱状半导体的导电类型与半导体衬底的导电类型相反；以及S3：在半导体交替区域上形成集成电感。更进一步的，所述深沟槽的深度大于20微米。更进一步的，每个所述深沟槽的宽度在2微米以内。更进一步的，两所述深沟槽之间的半导体衬底宽度在2微米以内。更进一步的，所述柱状半导体的掺杂浓度与所述半导体衬底相当本专利技术提供的电感结构及其制作方法，通过在集成电感的下方设计由半导体衬底与柱状半导体形成的交替排列结构，其中柱状半导体的导电类型与半导体衬底的导电类型相反，以使柱状半导体与半导体衬底形成PN节，且通过设计柱状半导体的宽度以及柱状半导体之间的间距，保证半导体衬底在零偏压下或适当反偏压下均可被导电类型相反的柱状半导体全部耗尽，如此形成的电感结构能大幅度减少电感在高频下的涡流，减小涡流损耗，且能提高电感Q值。附图说明图1为本专利技术一实施例的电感结构的示意图。图2a-2b为图1为所示的电感结构的制作过程示意图。对附图中所用到的标记解释如下：100、半导体衬底；110、深沟槽；120、柱状半导体；400、耗尽区域；200、集成电感；300、层间介质层；510、520、场氧隔离。具体实施方式下面将结合附图，对本专利技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本专利技术保护的范围。在本专利技术一实施例中，提供一种电感结构，该电感结构能大幅度减少电感在高频下的涡流，减小涡流损耗，且能提高电感Q值。具体的，请参阅图1，图1为本专利技术一实施例的电感结构的示意图。如图1所示，该电感结构包括：半导体衬底100，在半导体衬底100的有源区内包括由半导体衬底与填充在半导体衬底上的深沟槽110内的柱状半导体120形成的交替排列结构的半导体交替区域，其中柱状半导体120的导电类型与半导体衬底100的导电类型相反；以及形成在半导体交替区域上的集成电感200。在本专利技术一实施例中，半导体衬底100为N型，柱状半导体120为P型。在本专利技术一实施例中，半导体衬底100为N型，柱状半导体120为P。也即，集成电感200的下方为由半导体衬底100与柱状半导体120形成的交替排列结构，柱状半导体120填充在半导体衬底上的至少一深沟槽110内，柱状半导体120的导电类型与半导体衬底100的导电类型相反，因此柱状半导体120与半导体衬底100形成PN节，设计柱状半导体120的宽度以及柱状半导体120之间的间距，保证半导体衬底100在零偏压下或适当反偏压下均被导电类型相反的柱状半导体120全部耗尽，形成耗尽区域400。在本专利技术一实施例中，半导体衬底100上深沟槽110的深度大于20微米，并其可在工艺允许的情况下要尽可能深，以阻止深入到半导体衬底中的电感磁场。在本专利技术一实施例中，更进一步的，每个深沟槽110的宽度在2微米以内，也即柱状半导体120的宽度在2微米以内，以确保耗尽区域400全耗尽。或，在本专利技术一实施例中，更进一步的，两深沟槽110之间的半导体衬底宽度在2微米以内，以确保耗尽区域400全耗尽。另，在本专利技术一实施例中，每个深沟槽110的宽度在2微米以内，也即柱状半导体120的宽度在2微米以内，以确保耗尽区域400全耗尽。或，在本专利技术一实施例中，更进一步的，两深沟槽110之间的半导体衬底宽度在2微米以内，以确保耗尽区域400全耗尽。另，在本专利技术一实施例中，两深沟槽110之间的半导体衬底宽度在2微米以内，以确保耗尽区域400全耗尽。或，在本专利技术一实施例中，更进一步的，每个深沟槽110的宽度在2微米以内，也即柱状半导体120的宽度在2微米以内，以确保耗尽区域400全耗尽；半导体衬底100上深沟槽110的深度大于20微米，并其可在工艺允许的情况下要尽可能深，以阻止深入到半导体衬底中的电感磁场。另，在本专利技术一实施例中，耗尽区域400覆盖的半导体上的面积大于或等于集成电感200覆盖的半导体上的面积，以使本文档来自技高网...

【技术保护点】
1.一种电感结构，其特征在于，包括：半导体衬底，在半导体衬底的有源区内包括由半导体衬底与填充在半导体衬底上的深沟槽内的柱状半导体形成的交替排列结构的半导体交替区域，其中柱状半导体的导电类型与半导体衬底的导电类型相反；以及形成在半导体交替区域上的集成电感。

【技术特征摘要】
1.一种电感结构，其特征在于，包括：半导体衬底，在半导体衬底的有源区内包括由半导体衬底与填充在半导体衬底上的深沟槽内的柱状半导体形成的交替排列结构的半导体交替区域，其中柱状半导体的导电类型与半导体衬底的导电类型相反；以及形成在半导体交替区域上的集成电感。2.根据权利要求1所述的电感结构，其特征在于，所述半导体衬底为N型，所述柱状半导体为P型。3.根据权利要求1所述的电感结构，其特征在于，所述半导体衬底为P型，所述柱状半导体为N型。4.根据权利要求1所述的电感结构，其特征在于，所述集成电感的下方为由所述半导体衬底与所述柱状半导体形成的交替排列结构，所述柱状半导体填充在所述半导体衬底上的至少一所述深沟槽内，所述柱状半导体的导电类型与所述半导体衬底的导电类型相反，所述柱状半导体与所述半导体衬底形成PN节，设计所述柱状半导体的宽度以及所述柱状半导体之间的间距，保证所述半导体衬底在零偏压下或适当反偏压下均被导电类型相反的所述柱状半导体全部耗尽，形成耗尽区域。5.根据权利要求1或4任一项所述的电感结构，其特征在于，所述半导体衬底上所述深沟槽的深度大于20微米。6.根据权利要求1或4任一项所述的电感结构，其特征在于，每个所述深沟槽的宽度在2微米以内。7.根据权利要求6所述的电感结构，其特征在于，两所述深沟槽之间的半导体衬底宽度在2微米以内。8.根据权利要求1所述的电感结构，其特征在于，两所述深沟槽之间的半导体衬底宽度在2微米以内。9.根据权利要求4所述的电感结构，其特征在于，所述耗尽区域覆盖的半导体上的面...

【专利技术属性】
技术研发人员：孔蔚然，钱文生，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31