一种半导体功率器件及其制备方法技术

本发明专利技术涉及一种半导体功率器件，包括半导体衬底、形成于半导体衬底表面的JFET区及基区、形成于基区表面的发射区、位于半导体上方的栅氧化层、位于栅氧化层上方的栅极，位于栅极上方的绝缘介质层，绝缘介质层的表面均匀排布有多个浅槽。本发明专利技术通过增加一层ILD反刻层光刻版图来对ILD层进行刻蚀，从而在其表面形成多个浅槽，增加ILD层表面的粗糙度，使得沉积在ILD层上的金属层与下层芯片主体能更加紧密的结合在一起，可防止表层金属脱落，增强功率器件芯片的可靠性。

【技术实现步骤摘要】
一种半导体功率器件及其制备方法
本专利技术涉及一种半导体器件，尤其涉及一种半导体功率器件，此外本专利技术还涉及该半导体功率器件的制备方法。
技术介绍
在半导体功率器件使用过程中，经常会出现芯片键合时铝线与芯片表面铝层焊接可靠性不足，芯片键合后，表面金属（铝层）脱落、剥离的现象，甚至出现芯片表面的ILD层（绝缘介质层）也被破坏的现象，从而严重影响了功率器件芯片的可靠性。
技术实现思路
为解决上述技术问题，本专利技术的目的是提供一种可靠性高的半导体功率器件。此外，本专利技术还提供该半导体功率器件的制备方法。本专利技术的半导体功率器件，包括半导体衬底、形成于半导体衬底表面的JFET区及基区、形成于基区表面的发射区、位于半导体上方的栅氧化层、位于栅氧化层上方的栅极，位于栅极上方的绝缘介质层，所述绝缘介质层的表面均匀排布有多个浅槽。进一步的，本专利技术的半导体功率器件，所述绝缘介质层的厚度为10000-15000Å。进一步的，本专利技术的半导体功率器件，所述浅槽的深度为1000-3000Å。进一步的，本专利技术的半导体功率器件，所述浅槽的横截面图形为矩形、圆形或三角形。借由上述方案，本专利技术至少具有以下优点：在现有绝缘栅双极型晶体管（包括平面型和沟槽型IGBT）结构的工艺中，没有采用单独的一层光刻版来对ILD层进行光刻及刻蚀的。本专利技术的半导体功率器件，在ILD淀积完成后，通过增加一张ILD反刻层光刻版来对正面金属层下方的ILD层进行刻蚀，刻蚀深度为1000-3000Å。从而在ILD层表面形成多个有序排列的浅槽。ILD层表面形成多个浅槽后，能增大ILD层表面的粗糙度，使得沉积在ILD层上面的表面金属层与ILD层的粘附性更好，从而有效地解决了芯片键合时出现的表面金属层脱落的现象。综上所述，本专利技术的半导体功率器件可靠性高。一种如上述半导体功率器件的制作方法，包括如下步骤：在绝缘介质层表面涂布光刻胶；采用反刻层光刻版图对光刻胶进行曝光和显影，得到与该反刻层光刻版图对应的光刻胶层图形，所述反刻层光刻版图的表面具有多个均匀排布的透光图形；采用光刻胶层图形对绝缘介质层进行刻蚀，刻蚀深度为1000-3000Å。进一步的，本专利技术的半导体功率器件的制作方法，包括以下步骤：利用接触孔层光刻版图将绝缘介质层完全刻开形成开口，然后再往下刻蚀半导体衬底，形成深度为4000-6000Å的凹槽，所述开口与绝缘介质层表面的浅槽相互错开；在绝缘介质层上面沉淀正面金属层并刻蚀形成发射极电极。本专利技术半导体器件功率的制作方法制作出的半导体功率器件，其可靠性高。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，并可依照说明书的内容予以实施，以下以本专利技术的较佳实施例并配合附图详细说明如后。附图说明图1是现有平面型绝缘栅双极型晶体管器件的剖面图；图2是本申请中平面型绝缘栅双极型晶体管器件的剖面图；图3是ILD反刻层光刻版图的一种版图设计示意图；图4是ILD反刻层光刻版图的另一种版图设计示意图；图5是ILD反刻层光刻版图的再一种版图设计示意图；图6是ILD反刻层光刻版图的再一种版图设计示意图。具体实施方式下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。参见图2，本专利技术的一种半导体功率器件，包括半导体衬底100、栅氧化层291、栅极292、发射极电极(正面金属层)280、JFET区290、二氧化硅绝缘介质层（ILD）270、N+发射区250、P型基区240、N-漂移区230、P+深阱区260、P型集电极区220以及集电极210；它是以现有的平面栅IGBT结构为基础，保持原有的栅氧化层、栅极、发射极电极、JFET区、二氧化硅绝缘介质层（ILD）、N+发射区、N-漂移区、P型基区、P+深阱区、P型集电极区以及集电极及衬底不变，其他结构参数与现有的IGBT结构完全相同，仅有绝缘介质层形貌有所改变，因而不会影响器件的击穿电压、导通压降等电参数性能。以下是本专利技术的半导体功率器件的制作方法，包括以下步骤：1.采用N型单晶硅材料或N型外延硅材料作为衬底材料，充当功率器件的漂移区。2.忽略终端区域的形成过程，在该半导体衬底100的器件有源区内通过离子注入和高温推阱工艺在器件有源区内形成JFET区。3.在该半导体衬底100的器件有源区内生长致密性较高的二氧化硅作为MOS结构的栅氧化层。4.在该半导体衬底100的器件有源区中的栅氧化层表面形成多晶硅栅极。5.在该半导体衬底100的器件有源区内通过离子注入和高温推阱工艺形成P型基区240作为MOS结构的阱区。6.通过离子注入和高温推阱工艺在P型基区240顶部靠近栅电极292处形成N+高掺杂区，即N+发射区250。7.通过离子注入和高温推阱工艺在N+发射区250之间形成P+深阱区260。8.在器件表面淀积一层二氧化硅绝缘介质层（ILD）270，厚度为10000-15000A。9.对该器件有源区中的绝缘介质层进行刻蚀。具体地，在该ILD层表面涂布光刻胶，采用如图3，图4或图5所示的ILD反刻层光刻版图进行曝光和显影，得到光刻胶层图形；采用该光刻胶层图形作为阻挡层对该绝缘介质层进行刻蚀，刻蚀深度为1000-3000A；湿法腐蚀去除光刻胶；于是就在ILD层表面形成很多排列有序的，深度为1000-3000A的浅槽，这样做可以增大ILD层表面的粗糙度，增强ILD层与上层金属层之间的粘附性，抑制金属脱落现象，增强器件的可靠性。10.对有源区内的绝缘介质层进行刻蚀，以及进行硅刻蚀形成正面（发射极）金属接触孔窗口。其中，步骤9对ILD层刻蚀仅在ILD表面形成的深度为1000-3000A浅槽。而步骤10刻蚀约可分为两步，首先利用接触孔层光刻版图将绝缘介质层完全刻开，然后再往下刻蚀硅衬底，形成深度约为4000-6000A的浅槽。步骤9与步骤10两次刻蚀在版图上的位置相互错开，并不重合。11.在ILD层上面淀积正面金属层并刻蚀形成发射极电极。在其他实施例中，N型硅衬底还可以用其他衬底材料替换，例如还可以为SiC、GaN或金刚石等宽禁带半导体材料。以上仅是本专利技术的优选实施方式。本专利技术中所采用的方法及版图方案并不仅仅局限于本实施例中的平面型绝缘栅双极型晶体管结构，PT-IGBT、NPT-IGBT、CSTBT或其他结构，这都应在本专利技术的保护范围内；作为进一步改进，本专利技术的保护范围并不仅局限于上述实施例，凡属于本专利技术新型思路下的技木方案均属于本专利技术的保护范围。以上所述仅是本专利技术的优选实施方式，并不用于限制本专利技术，应当指出，对于本
的普通技术人员来说，在不脱离本专利技术技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本专利技术的保护范围。以上所述仅是本专利技术的优选实施方式，并不用于限制本专利技术，应当指出，对于本
的普通技术人员来说，在不脱离本专利技术技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
1.一种半导体功率器件，包括半导体衬底、形成于半导体衬底表面的JFET区及基区、形成于基区表面的发射区、位于半导体上方的栅氧化层、位于栅氧化层上方的栅极，位于栅极上方的绝缘介质层，其特征在于：所述绝缘介质层的表面均匀排布有多个浅槽。

【技术特征摘要】
1.一种半导体功率器件，包括半导体衬底、形成于半导体衬底表面的JFET区及基区、形成于基区表面的发射区、位于半导体上方的栅氧化层、位于栅氧化层上方的栅极，位于栅极上方的绝缘介质层，其特征在于：所述绝缘介质层的表面均匀排布有多个浅槽。2.根据权利要求1所述的半导体功率器件，其特征在于：所述绝缘介质层的厚度为10000-15000Å。3.根据权利要求1所述的半导体功率器件，其特征在于：所述浅槽的深度为1000-3000Å。4.根据权利要求1所述的半导体功率器件，其特征在于：所述浅槽的横截面图形为矩形、圆形或三角形。5.一种如权...

【专利技术属性】
技术研发人员：阳平，
申请(专利权)人：上海擎茂微电子科技有限公司，
类型：发明
国别省市：上海,31