一种自对准沟槽的形成方法技术

本发明专利技术提供一种自对准沟槽的形成方法，包括：于半导体衬底上形成离子阻隔层、掩膜层及图形化的光刻胶层；于离子阻隔层上形成掩膜结构，相邻掩膜结构之间具有暴露离子阻隔层的第一开口；对掩膜结构的侧壁进行离子注入，于其两侧形成掺杂侧壁，掺杂侧壁之间具有非掺杂的掩膜凸块，掺杂侧壁对离子阻隔层的刻蚀选择比大于掩膜凸块对离子阻隔层的刻蚀选择比；基于第一开口对所得结构进行第一次刻蚀，于半导体衬底中形成预沟槽；同时去除掩膜凸块以形成第二开口；基于预沟槽和第二开口对上述所得结构进行刻蚀，于半导体衬底中形成第一沟槽和第二沟槽；及去除掺杂侧壁及离子阻隔层，形成自对准沟槽。通过本发明专利技术解决了现有方法步骤复杂、成本高的问题。

A method of forming self aligned groove

【技术实现步骤摘要】
一种自对准沟槽的形成方法
本专利技术涉及半导体领域，特别是涉及一种自对准沟槽的形成方法。
技术介绍
集成电路设计者制造更快更小集成电路的一种方式是降低包括集成电路的各元件间的分隔距离，此增加衬底上电路元件密度的方法通常称作“缩放”或增加器件整合度；而垂直晶体管的结构设计可以有效减小有源区域的消耗并提高集成度，一般通过深沟槽隔离晶体管，浅沟槽隔离源漏区。而现有深沟槽和浅沟槽的形成方法一般如图1至图11所示，具体形成过程包括：如图1所示，提供一半导体衬底101，于所述半导体衬底101上依次形成缓冲层102、刻蚀停止层103、离子阻隔层104、掩膜层105及光刻胶层，并对所述光刻胶层进行光刻，以形成图形化的光刻胶层106；之后如图2和图3所示，通过图形化的光刻胶层106依次对所述掩膜层105及所述离子阻隔层104进行刻蚀；之后如图4和图5所示，于保留的离子阻隔层104及掩膜层105的表面形成第一介质层107，并去除保留的离子阻隔层104及掩膜层105上表面的第一介质层107，以形成第一开口；之后如图6和图7所示，通过第一开口依次对刻蚀停止层103、缓冲层102及半导体衬底101进行刻蚀，以于所述半导体衬底101中形成第一沟槽108，并于所述第一沟槽108内形成第一填充层109；之后如图8和图9所示，去除所述刻蚀停止层103上表面的所述离子阻隔层104及所述第一介质层107，并于所述刻蚀停止层103及所述第一填充层109表面形成第二介质层110，以形成第二开口；之后如图10所示，通过第二开口依次对所述刻蚀停止层103、缓冲层102及所述半导体衬底101进行刻蚀，以于所述半导体衬底101中形成第二沟槽111；最后如图11所示，于所述第二沟槽111内形成第二填充层112。可见，上述形成方法主要是通过使用两次掩膜版进行刻蚀，以分别形成深沟槽和浅沟槽；因此，采用上述形成方法制备深度不同的沟槽时，步骤复杂、生产成本较高。鉴于此，有必要设计一种新的自对准沟槽的形成方法用以解决上述技术问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种自对准沟槽的形成方法，用于解决采用现有形成方法制备不同深度的沟槽时，步骤复杂、且成本较高的问题。为实现上述目的及其他相关目的，本专利技术提供一种自对准沟槽的形成方法，所述形成方法包括：S1：提供一半导体衬底，并于所述半导体衬底上依次形成从下至上的离子阻隔层、掩膜层及图形化的光刻胶层；S2：利用所述图形化的光刻胶层对所述掩膜层进行刻蚀，以形成位于所述离子阻隔层上的复数个掩膜结构，相邻所述掩膜结构之间具有第一开口，所述第一开口暴露出所述离子阻隔层的第一部位；S3：对所述掩膜结构的侧壁进行离子注入，以于所述掩膜结构两侧形成掺杂侧壁，所述掺杂侧壁之间具有非掺杂的掩膜凸块，其中，所述掺杂侧壁对所述离子阻隔层的刻蚀选择比大于所述掩膜凸块对所述离子阻隔层的刻蚀选择比；S4：基于所述第一开口对S3步骤所得结构进行第一次刻蚀，所述第一次刻蚀至少移除所述离子阻隔层的所述第一部位以及位于所述第一部位下的所述半导体衬底，以于所述半导体衬底中形成预沟槽；同时去除位于相邻所述掺杂侧壁之间的所述掩膜凸块，以于所述掺杂侧壁之间形成第二开口；其中，所述第二开口暴露出所述离子阻隔层的第二部位；S5：基于所述预沟槽和所述第二开口对S4步骤所得结构进行第二次刻蚀，所述第二次刻蚀至少移除所述离子阻隔层的所述第二部位以及位于所述第二部位下的所述半导体衬底，以于所述半导体衬底中形成第一沟槽，其中，所述半导体衬底对应于所述预沟槽的部位形成为第二沟槽，所述第二沟槽的深度不同于所述第一沟槽的深度；以及S6：去除所述掺杂侧壁及所述离子阻隔层在所述第一部位和所述第二部位以外的第三部位，以形成所述自对准沟槽。可选地，所述第二次刻蚀还包括至少移除位于所述预沟槽底部的所述半导体衬底，以于所述半导体衬底中形成所述第二沟槽；其中，所述第二沟槽的深度大于所述预沟槽的深度、且大于所述第一沟槽的深度。可选地，所述第一次刻蚀和所述第二次刻蚀为连续实施。可选地，通过所述第一次刻蚀于所述半导体衬底中形成所述第二沟槽，同时去除位于相邻所述掺杂侧壁之间的部分所述掩膜凸块；其中，所述第二沟槽的深度等于所述预沟槽的深度。可选地，所述第一次刻蚀和所述第二次刻蚀为非连续实施，所述形成方法还包括：在S4步骤和S5步骤之间的S4-1：于所述第二沟槽内形成填充层，并去除位于相邻所述掺杂侧壁之间的部分所述掩膜凸块，以暴露所述离子阻隔层的第二部位。可选地，所述形成方法还包括：在S4步骤和S4-1步骤之间的S4-1-1：去除部分所述掺杂侧壁，使保留的所述掺杂侧壁的高度等于保留的所述掩膜凸块的高度。可选地，所述第二沟槽的深度大于所述第一沟槽的深度。可选地，所述第二沟槽的深度小于所述第一沟槽的深度。可选地，S3步骤中采用倾斜角度离子注入工艺对所述掩膜结构的侧壁进行离子注入。可选地，所述倾斜角度离子注入工艺的倾斜角度与所述掩膜结构的厚度正相关，与所述第一开口的宽度负相关。可选地，所述倾斜角度离子注入工艺的倾斜角度范围介于10度～80度，所述倾斜角度是相对于垂直所述半导体衬底的上表面的正向离子注入方向的角度偏斜。可选地，所述掩膜层的材质包含碳层；所述掺杂侧壁的材质异于所述掩膜凸块的材质，包含硼。可选地，所述离子注入的注入气体选自于由乙硼烷和三氟化硼所构成群组的其中之一。可选地，所述掺杂侧壁中硼的原子百分比介于5atom％～25atom％。可选地，所述掺杂侧壁对所述离子阻隔层的刻蚀选择比介于20～30，所述掩膜凸块对所述离子阻隔层的刻蚀选择比介于10～15，以使在S4步骤和S5步骤后所述掺杂侧壁仍残留于所述半导体衬底上，S4步骤后所述掺杂侧壁的残留高度大于等于S3步骤后所述掺杂侧壁的形成高度的二分之一。可选地，S1步骤还包括于所述半导体衬底及所述离子阻隔层之间依次形成从下至上的缓冲层及刻蚀停止层的步骤。如上所述，本专利技术的自对准沟槽的形成方法，具有以下有益效果：本专利技术所述形成方法通过对所述掩膜结构的侧壁进行离子注入，使所述掺杂侧壁对离子阻隔层的刻蚀选择比大于掩膜凸块对离子阻隔层的刻蚀选择比，通过使用一次掩膜版即可实现不同深度沟槽的制备，即通过掩膜版实现第二沟槽的制备，通过掺杂侧壁进行自对准，实现第一沟槽的制备，简化了工艺步骤的同时还降低了生产成本。本专利技术所述形成方法还可通过对掩膜层厚度的选择，增加了第一沟槽深度的可调节性，扩大了应用范围。附图说明图1至图11显示为现有不同深度沟槽形成方法中各步骤的结构示意图。图12至图17显示为本专利技术实施例一所述形成方法中各步骤的结构示意图。图18至图27显示为本专利技术实施例二所述形成方法中各步骤的结构示意图。图28显示为本专利技术实施例三所述自对准沟槽的结构示意图。元件标号说明101半导体衬底102缓冲层103刻蚀停止层104离子阻隔层105掩膜层106图形化的光刻胶层107第一介质层108第一沟槽109第一填充层110第二介质层111第二沟槽112第二填充层201半导体衬底202缓冲层203刻蚀停止层204离子阻隔层205掩膜层206图形化的光刻胶层207掩膜结构208第一开口209掩膜凸块210掺杂侧壁211预沟槽212第二开口213第二沟槽21本文档来自技高网...

【技术保护点】
1.一种自对准沟槽的形成方法，其特征在于，所述形成方法包括：S1：提供一半导体衬底，并于所述半导体衬底上依次形成从下至上的离子阻隔层、掩膜层及图形化的光刻胶层；S2：利用所述图形化的光刻胶层对所述掩膜层进行刻蚀，以形成位于所述离子阻隔层上的复数个掩膜结构，相邻所述掩膜结构之间具有第一开口，所述第一开口暴露出所述离子阻隔层的第一部位；S3：对所述掩膜结构的侧壁进行离子注入，以于所述掩膜结构两侧形成掺杂侧壁，所述掺杂侧壁之间具有非掺杂的掩膜凸块，其中，所述掺杂侧壁对所述离子阻隔层的刻蚀选择比大于所述掩膜凸块对所述离子阻隔层的刻蚀选择比；S4：基于所述第一开口对S3步骤所得结构进行第一次刻蚀，所述第一次刻蚀至少移除所述离子阻隔层的所述第一部位以及位于所述第一部位下的所述半导体衬底，以于所述半导体衬底中形成预沟槽；同时去除位于相邻所述掺杂侧壁之间的所述掩膜凸块，以于所述掺杂侧壁之间形成第二开口；其中，所述第二开口暴露出所述离子阻隔层的第二部位；S5：基于所述预沟槽和所述第二开口对S4步骤所得结构进行第二次刻蚀，所述第二次刻蚀至少移除所述离子阻隔层的所述第二部位以及位于所述第二部位下的所述半导体衬底，以于所述半导体衬底中形成第一沟槽，其中，所述半导体衬底对应于所述预沟槽的部位形成为第二沟槽，所述第二沟槽的深度不同于所述第一沟槽的深度；以及S6：去除所述掺杂侧壁及所述离子阻隔层在所述第一部位和所述第二部位以外的第三部位，以形成所述自对准沟槽。...

【技术特征摘要】
1.一种自对准沟槽的形成方法，其特征在于，所述形成方法包括：S1：提供一半导体衬底，并于所述半导体衬底上依次形成从下至上的离子阻隔层、掩膜层及图形化的光刻胶层；S2：利用所述图形化的光刻胶层对所述掩膜层进行刻蚀，以形成位于所述离子阻隔层上的复数个掩膜结构，相邻所述掩膜结构之间具有第一开口，所述第一开口暴露出所述离子阻隔层的第一部位；S3：对所述掩膜结构的侧壁进行离子注入，以于所述掩膜结构两侧形成掺杂侧壁，所述掺杂侧壁之间具有非掺杂的掩膜凸块，其中，所述掺杂侧壁对所述离子阻隔层的刻蚀选择比大于所述掩膜凸块对所述离子阻隔层的刻蚀选择比；S4：基于所述第一开口对S3步骤所得结构进行第一次刻蚀，所述第一次刻蚀至少移除所述离子阻隔层的所述第一部位以及位于所述第一部位下的所述半导体衬底，以于所述半导体衬底中形成预沟槽；同时去除位于相邻所述掺杂侧壁之间的所述掩膜凸块，以于所述掺杂侧壁之间形成第二开口；其中，所述第二开口暴露出所述离子阻隔层的第二部位；S5：基于所述预沟槽和所述第二开口对S4步骤所得结构进行第二次刻蚀，所述第二次刻蚀至少移除所述离子阻隔层的所述第二部位以及位于所述第二部位下的所述半导体衬底，以于所述半导体衬底中形成第一沟槽，其中，所述半导体衬底对应于所述预沟槽的部位形成为第二沟槽，所述第二沟槽的深度不同于所述第一沟槽的深度；以及S6：去除所述掺杂侧壁及所述离子阻隔层在所述第一部位和所述第二部位以外的第三部位，以形成所述自对准沟槽。2.根据权利要求1所述的自对准沟槽的形成方法，其特征在于，所述第二次刻蚀还包括至少移除位于所述预沟槽底部的所述半导体衬底，以于所述半导体衬底中形成所述第二沟槽；其中，所述第二沟槽的深度大于所述预沟槽的深度、且大于所述第一沟槽的深度。3.根据权利要求2所述的自对准沟槽的形成方法，其特征在于，所述第一次刻蚀和所述第二次刻蚀为连续实施。4.根据权利要求1所述的自对准沟槽的形成方法，其特征在于，通过所述第一次刻蚀于所述半导体衬底中形成所述第二沟槽，同时去除位于相邻所述掺杂侧壁之间的部分所述掩膜凸块；其中，所述第二沟槽的深度等于所述预沟槽的深度。5.根据权利要求4所述的自对准沟槽的形成方法，其特征在于，所述第一次刻蚀和所述第二次刻蚀为非连续实施，所述...

【专利技术属性】
技术研发人员：杨军，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽,34