边缘和深度处理硬件制造技术

本申请涉及边缘和深度处理硬件。图形处理流水线包括被布置成执行边缘测试或深度计算的硬件布置。每个硬件布置包括微图块分量硬件元件、多个像素分量硬件元件、一个或更多个子采样分量硬件元件以及最终加法和比较单元。微图块分量硬件元件使用渲染空间中图块内微图块的坐标以及乘积之和来计算第一输出。每个像素分量硬件元件使用相对于微图块的原点定义的不同像素的坐标以及乘积之和来计算不同的第二输出。子采样分量硬件元件使用相对于像素的原点定义的子采样位置的坐标以及乘积之来计算第三输出。加法器对第一输出、第二输出和第三输出的不同组合进行求和，以生成相对于图块的原点定义的不同子采样位置的输出结果。

【技术实现步骤摘要】
边缘和深度处理硬件
本申请涉及，但不限于，边缘和深度处理硬件。背景曲面细分(tessellation)是计算机图形学中使用的技术，它将一组表示场景中对象的曲面(surfaces)分成许多更小且更简单的片(称为图元)，这种片通常是三角形，其更适合渲染。得到的经曲面细分的曲面通常是原始曲面的近似，但是可以通过增加生成的图元的数量来提高这种近似的精度，这反过来通常导致图元更小。曲面细分/细分(sub-division)的数量通常由细节层次(LOD)确定。因此，在需要更高的细节层次的地方(例如因为对象更靠近观察者和/或对象具有更复杂的形状)，通常使用增加数量的图元。然而，使用更大数量的三角形增加了渲染场景所需的处理工作量，因此增加了执行处理的硬件的大小。此外，随着平均三角形大小的减小，混叠(aliasing)(例如，当成角度的线呈现锯齿状时)更频繁地发生，因此图形处理系统采用抗混叠技术，该技术通常涉及每像素进行几次采样并随后过滤数据。由于生成的图元数量的增加，因此图形处理系统处理图元的能力变得更为重要。提高图形处理系统的效率的一种已知方式是以基于图块(tile)的方式渲染图像。以这种方式本文档来自技高网...

【技术保护点】
1.一种图形处理流水线，所述图形处理流水线被布置成在渲染空间中进行渲染，其中，所述渲染空间被细分成多个图块，每个图块被细分成多个微图块，每个微图块包括像素的相同排列，并且每个像素包括一个或更多个子采样位置的排列，所述图形处理流水线包括边缘测试和/或深度计算硬件，并且其中，所述边缘测试和/或深度计算硬件包括一个或更多个硬件布置，每个硬件布置被布置成使用乘积之和来执行边缘测试或深度计算，每个硬件布置包括：微图块分量硬件元件，所述微图块分量硬件元件包括被布置成使用所述渲染空间中图块内微图块的坐标和所述乘积之和来计算第一输出的硬件逻辑；多个像素分量硬件元件，每个像素分量硬件元件包括被布置成使用相对于所...

【技术特征摘要】
2018.04.05 GB 1805608.51.一种图形处理流水线，所述图形处理流水线被布置成在渲染空间中进行渲染，其中，所述渲染空间被细分成多个图块，每个图块被细分成多个微图块，每个微图块包括像素的相同排列，并且每个像素包括一个或更多个子采样位置的排列，所述图形处理流水线包括边缘测试和/或深度计算硬件，并且其中，所述边缘测试和/或深度计算硬件包括一个或更多个硬件布置，每个硬件布置被布置成使用乘积之和来执行边缘测试或深度计算，每个硬件布置包括：微图块分量硬件元件，所述微图块分量硬件元件包括被布置成使用所述渲染空间中图块内微图块的坐标和所述乘积之和来计算第一输出的硬件逻辑；多个像素分量硬件元件，每个像素分量硬件元件包括被布置成使用相对于所述微图块的原点定义的不同像素的坐标以及所述乘积之和来计算多个第二输出之一的硬件逻辑；一个或更多个子采样分量硬件元件，每个子采样分量硬件元件包括被布置成使用相对于像素的原点定义的子采样位置的坐标以及所述乘积之和来计算第三输出的硬件逻辑；多个加法器，所述多个加法器被布置成通过针对每个输出结果组合所述第一输出、所述多个第二输出之一和第三输出的不同组合来并行生成所述乘积之和的多个输出结果。2.根据权利要求1所述的图形处理流水线，其中，每个像素包括多个子采样位置，并且每个硬件布置包括多个子采样分量硬件元件，每个子采样分量硬件元件包括被布置成使用相对于像素的原点定义的不同子采样位置的坐标以及所述乘积之和来计算多个第三输出之一的硬件逻辑。3.根据权利要求1所述的图形处理流水线，其中，所述硬件布置中的一个或更多个还包括：多个多路复用器，所述多个多路复用器被布置成选择所述第一输出、所述多个第二输出之一和第三输出的所述不同组合。4.根据权利要求1所述的图形处理流水线，其中，所述多个加法器包括：多个加法和比较元件，每个加法和比较元件被布置成通过组合所述第一输出、所述多个第二输出之一和第三输出的不同组合来生成所述多个输出结果中不同的一个。5.根据权利要求4所述的图形处理流水线，其中，每个像素包括多个子采样位置，并且每个硬件布置包括多个子采样分量硬件元件，每个子采样分量硬件元件包括被布置成使用相对于像素的原点定义的不同子采样位置的坐标以及所述乘积之和来计算多个第三输出之一的硬件逻辑，并且其中，所述硬件布置的一个或更多个还包括第一多个多路复用器，所述第一多个多路复用器中的多路复用器中的每一个具有输出端和多个输入端，其中，每个输入端被布置成从所述多个像素分量硬件元件接收所述多个第二输出中不同的一个，并且所述多路复用器被布置成选择所接收的第二输出中的一个，并且将所选择的第二输出经由所述输出端输出到所述多个加法和比较元件中的一个。6.根据权利要求4所述的图形处理流水线，其中，所述硬件布置的一个或更多个还包括第二多个多路复用器，所述第二多个多路复用器中的多路复用器中的每一个具有输出端和多个输入端，其中，每个输入端被布置成从所述多个子采样分量硬件元件接收多个第三输出中不同的一个，并且所述多路复用器被布置成选择所接收的第三输出中的一个，并且将所选择的第三输出经由所述输出端输出到所述多个加法和比较元件中的一个。7.根据权利要求1所述的图形处理流水线，其中，所述多个加法器包括所述多个加法器的第一子集和所述多个加法器的第二子集，其中，所述像素分量硬件元件中的每一个还包括用于接收来自所述微图块分量硬件元件的所述第一输出的输入端，以及所述多个加法器的所述第一子集中的至少一个加法器，所述多个加法器的所述第一子集中的至少一个加法器被布置成将从所述微图块分量硬件元件接收的所述第一输出和由所述像素分量硬件元件计算的所述第二输出相加以生成中间结果，并且其中，所述多个加法器的所述第二子集包括：多个加法和比较元件，每个加法和比较元件被布置成通过对所述中间结果之一和第三输出的不同组合进行求和来生成所述多个输出结果中不同的一个。8.根据权利要求7所述的图形处理流水线，其中，所述硬件布置的一个或更多个还包括第一多个多路复用器，所述第一多个多路复用器中的多路复用器的每一个具有输出端和多个输入端，其中，每个输入端被布置成从所述多个像素分量硬件元件接收所述中间结果中不同的一个，并且所述多路复用器被布置成选择所接收的中间结果之一，并且经由所述输出端将所选择的中间结果输出到所述多个加法和比较元件中的一个。9.根据权利要求7所述的图形处理流水线，其中，每个像素包括多个子采样位置，并且每个硬件布置包括多个子采样分量硬件元件，每个子采样分量硬件元件包括被布置成使用相对于像素的原点定义的不同子采样位置的坐标以及所述乘积之和来计算多个...

【专利技术属性】
技术研发人员：卡斯珀·范本特姆，
申请(专利权)人：想象技术有限公司，
类型：发明
国别省市：英国,GB