一种用于印制电路板的去耦电容设计方法技术

本发明专利技术公开了一种一种用于印制电路板的去耦电容设计方法。该方法包括：去耦电容种类选取方法、5MHz以下去耦电容设计方法、在5MHz‑200MHz去耦电容设计方法、每个频段去耦电容的数量计算方法；针对100KHz‑5MHz的阻抗超标区间fa～fb(其中fa＜fb)，选取自谐振频率为fa的电容作为最大电容，容值最小的电容器为1uF，期间每10倍程选取一个电容器；在5MHz以上200MHz以下的范围内，根据电容器阻抗图谱，选取电容器，并随着频率升高，当第一个电容器呈感性时，选取第二个呈容性的电容器，以此类推；本发明专利技术可以利用较少的去耦电容数量实现电源分配网络阻抗优化，并且无需进行复杂的计算过程，可以节省设计时间，此外通过该方法选择的去耦电容都是标准电容，可以降低电容的物料成本。

A design method of decoupling capacitor for PCB

【技术实现步骤摘要】
一种用于印制电路板的去耦电容设计方法
本专利技术涉及印制电路板电磁兼容领域，特别是涉及一种用于印制电路板的去耦电容设计方法。
技术介绍
电源分配网络的性能直接影响着系统的性能，如系统可靠性，信噪比与误码率，及电磁兼容性等重要指标。板级电源通道阻抗过高和同步开关噪声过大会带来严重的电源完整性问题，会对器件及系统工作稳定性带来致命的影响，严重的电源分配网络设计缺陷还将导致电磁干扰在阻抗较高的谐振点形成电磁辐射，影响控制器印制电路板内部电路工作或通过线缆传导到外界。在实际应用中，降低电源分配网络的主要思想与方法是添加去耦电容。传统印制电路板上晶振频率、芯片主频均不高，在电源完整性设计时也采用最简单的“0.1uF电容”设计思路，即在每个电源管脚添加一个0.1uF的去耦电容，但随着电子技术和通信技术的发展，印制电路板上的通信速率越来越快，由此带来的同步开管噪声问题也更加严重，传统的去耦电容设计思路已经不能满足开发者的要求，因此迫切需要一种效果更好的去耦电容优化方法。目前，常见的去耦电容设计方法有：1)BIG-V方法，该方法通过在电压调节模组出口处添加几个百微法级别的体电容，又在每个电源管脚上添加一个或几个0.1uF电容，该方法的优势在于多个相同容值的电容并联会使总的等效串联电感减小，而且在电容的反谐振点有极低的阻抗。但是该方法电容值单调，很难控制并联谐振尖峰。2)MP方法，该方法利用不同容值电容并联产生的低阻抗来达到去耦目的，有三种MP方法，分别为每个10倍的数量级选取1、2、3种容值。但是该方法需要的去耦电容太多。3)使用优化算法进行去耦电容设计，使用通过遗传算法、Nature-Inspired算法等来进行去耦电容设计。该方法为很多仿真软件所采用，但是该方法计算去耦电容消耗的时间过长，并且其计算得到的电容值也不是常用的标准值，在实际应用中会增加电容的物料成本。本文提出了一种适用于宽频带的去耦电容快速选择方法。可见，当前的去耦电容设计方法都存在一些问题，如计算时间过长、需要的去耦电容过多、计算得到的电容值不标准等。去耦电容设计的重难点就在于如何快速的利用较少的标准电容实现降低电源分配网络阻抗的目的。
技术实现思路
基于此，有必要提供一种可以快速的利用较少的标准电容的来有效降低电源分配网络阻抗的去耦电容设计方法。为实现上述目的，本专利技术提供了如下方案：第一步：通过计算确定电源通道的目标阻抗；第二步：对没有安装去耦电容的电路进行仿真，找出阻抗超标频段，设第n段超标的起始频率为f(n)a，终止频率为f(n)b。第三步：设计去耦电容容值种类。考虑到ESL的影响，1nF以下的电容均不考虑使用。1uF以下使用瓷片电容器，1uF以上使用电解电容器。供使用的电容器种类为每10倍程内包括容值为1、2.2、3.3、4.7、6.8、10的标准容值电容。根据所选电容器的寄生电阻、寄生电感和安装电感绘制所有电容器的频域阻抗曲线图谱。第四步：依次计算每种电容器的自谐振频率，并根据自谐振频率由低至高将电容器排序C(m)，m为去耦电容器的总个数，其对应自谐振频率为fSRF(m)。第五步：5MHz以下去耦电容设计。针对100KHz-5MHz的阻抗超标区间fa～fb(其中fa＜fb)，选取自谐振频率为fa的电容作为最大电容，容值最小的电容器为1uF，期间每10倍程选取一个电容器。第六步：在5MHz以上200MHz以下的范围内，根据电容器阻抗图谱，在超标的频率区间内找到所有阻抗值低于目标阻抗的电容器，确定这些电容器自身阻抗小于目标阻抗的频率范围。随着频率升高，当第一个电容器呈感性时，选取第二个呈容性的电容器，以此类推。第七步：计算每个频段去耦电容的数量。根据目标阻抗和单个电容的等效串联电感按照下式计算每个电容值需要并联电容的数量。式中，ESLmax为电容并联后的总等效串联电感，单位为nH；ESL为单个电容的等效串联电感，单位为nH；N为同种类电容器的数量；Ztarget为目标阻抗，单位为Ohm；f为该种类去耦电容器作用频段的最高频率。第八步：重复第五步至第七步，直至电源分配网络阻抗完全低于目标阻抗。与现有设计方法相比，本专利技术的有益效果是：本专利技术提出一种用于印制电路板的去耦电容设计方法。该方法可以根据印制电路板的电源分配网络阻抗曲线，快速找到一种可以有效降低电源分配网络阻抗的去耦电容方案。该方法可以利用较少的去耦电容数量实现电源分配网络阻抗优化，并且无需进行复杂的计算过程，可以节省设计时间，此外通过该方法选择的去耦电容都是标准电容，可以降低电容的物料成本。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例原电源分配网络阻抗曲线及目标阻抗；图2为本专利技术实施例1uF以上部分标称电容阻抗曲线；图3为本专利技术实施例1uF以下部分标称电容阻抗曲线；图4为本专利技术实施例选取的去耦电容方案等效电路图；图5为本专利技术实施例去耦电容方案的阻抗抑制效果图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。实施例1：图1为本专利技术实施例实施去耦电容方案前的电源分配网络阻抗曲线及目标阻抗；图2为本专利技术实施例1uF以上部分标称电容阻抗曲线；图3为本专利技术实施例1uF以下部分标称电容阻抗曲线。参见图1，为留有裕量，预设优化后目标阻抗为0.2Ohm。根据选取的标称电容如下表所示：绘制1uF以上部分标称电容阻抗曲线，参见图2；根据上表绘制1uF以下部分标称电容阻抗曲线参见图3；根据10KHz-5MHz的超标情况，选取100uF电解电容；根据5MHz-200MHz的超标情况,按照步骤六选取1nF、3.3nF、4.7nF、33nF、100nF和470nF电容值的电容，根据目标阻抗按照步骤七计算各个容值电容的数量，计算得1nF电容数量为3，3.3nF电容数量为2，4.7nF电容数量为2，其余电容数量均为1。最终根据本方法计算得去耦电容方案，如下表所示本专利技术实施例选取的去耦电容方案等效电路图参见图4。参见图5，本专利技术实施例施加去耦电容方案后，电源分配网络整体的阻抗都有所下降，并且所有的原阻抗超标区间都复合目标阻抗要求。本文中应用了具体个例对本专利技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本专利技术的方法及其核心思想；同时，对于本领域的一般技术人员，依据本专利技术的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本专利技术的限制。本文档来自技高网...

【技术保护点】
1.一种用于印制电路板的去耦电容设计方法，其特征在于，包括：去耦电容种类选取方法、5MHz以下去耦电容设计方法、在5MHz‑200MHz去耦电容设计方法、每个频段去耦电容的数量计算方法。

【技术特征摘要】
1.一种用于印制电路板的去耦电容设计方法，其特征在于，包括：去耦电容种类选取方法、5MHz以下去耦电容设计方法、在5MHz-200MHz去耦电容设计方法、每个频段去耦电容的数量计算方法。2.根据权利要求1所述的一种用于印制电路板的去耦电容设计方法，其特征在于，1uF以下使用瓷片电容器，1uF以上使用电解电容器，供使用的电容器种类为每10倍程内标准容值电容，根据所选电容器的等效串联电阻、等效串联电感和安装电感绘制所有电容器的频域阻抗曲线图谱。3.根据权利要求1所述的一种用于印制电路板的去耦电容设计方法，其特征在于，针对100KHz-5MHz的阻抗超标区间fa～fb(其...

【专利技术属性】
技术研发人员：胡桂兴，翟丽，
申请(专利权)人：北京理工大学，
类型：发明
国别省市：北京,11