与PSRAM存储器连接的FPGA及存储系统技术方案

本发明专利技术提出了一种与PSRAM存储器连接的FPGA及存储系统，能够使用户层通过FPGA与PSRAM进行相互通信，FPGA包括控制器和物理层接口模块，控制器连接用户设计模块，物理层接口模块连接PSRAM存储器，控制器接收来自用户层的命令，通过物理层接口模块向PSRAM存储器的接口提供满足时序与顺序要求的信号，本发明专利技术通过与PSRAM存储器连接，可以控制产品成本、简化控制逻辑和减小芯片面积，同时达到高速传输的目的。

FPGA and memory system connected with PSRAM memory

【技术实现步骤摘要】
与PSRAM存储器连接的FPGA及存储系统
本专利技术涉及集成电路
，尤其涉及一种与PSRAM存储器连接的FPGA及存储系统。
技术介绍
IP核（IntellectualPropertyCore，知识产权核）是指某一方提供的形式为逻辑单元、芯片设计的模块。设计人员能够以IP核为基础进行专用集成电路或现场可编程逻辑门阵列的逻辑设计，以缩短设计周期、提高设计质量与效率。PSRAM（Pseudostaticrandomaccessmemory，伪静态随机存储器）是采用DRAM的工艺和技术，实现类似于SRAM一样的RAM器件，与SRAM采用6T的技术相比，PSRAM采用的是1T+1C的技术，PSRAM容量比SRAM大很多，体积更为轻巧，价格比SRAM便宜很多，售价更具有竞争力，而且PSRAM的I/O接口协议与SRAM相同。与DRAM的相比，PSRAM采用的是自行刷新（Self-Refresh），不需要刷新电路即能保存它内部存储的数据，而DRAM控制逻辑复杂，每隔一段时间，要刷新充电一次；否则内部的数据即会消失，因此PSRAM具有更高的性能，而且PSRAM拥有比DRAM更简化的数据存取接口。现有技术中存在如何使用PSRAM存储器取代DRAM与FPGA进行通信的问题。
技术实现思路
本专利技术的目的在于提供一种与PSRAM存储器连接的FPGA及存储系统，以实现PSRAM存储器与FPGA之间进行通信。本专利技术是这样实现的，本专利技术第一方面提供一种与PSRAM存储器连接的FPGA，所述FPGA包括控制器和物理层接口模块，所述控制器连接用户设计模块，所述物理层接口模块连接PSRAM存储器；所述控制器获取所述用户设计模块发送的写数据命令、地址以及写数据信息，将所述写数据命令和所述地址进行处理后发送至所述物理层接口模块，并将所述写数据信息进行处理后发送至所述物理层接口模块；所述物理层接口模块根据所述写数据命令对所述写数据信息进行缓存处理后，将所述写数据信息、所述写数据命令以及所述地址进行时钟域转换后发送给所述PSRAM存储器。本专利技术第二方面提供一种存储系统，所述存储系统包括FPGA、用户设计模块以及PSRAM存储器，所述FPGA包括控制器和物理层接口模块，所述控制器连接用户设计模块，所述物理层接口模块连接PSRAM存储器。本专利技术提出了一种与PSRAM存储器连接的FPGA及存储系统，能够使用户层通过FPGA与PSRAM进行相互通信，FPGA包括控制器和物理层接口模块，控制器连接用户设计模块，物理层接口模块连接PSRAM存储器，控制器接收来自用户层的命令，通过物理层接口模块向PSRAM存储器的接口提供满足时序与顺序要求的信号，本专利技术通过与PSRAM存储器连接，可以控制产品成本、简化控制逻辑和减小芯片面积，同时达到高速传输的目的。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施例一提供的一种与PSRAM存储器连接的FPGA的结构示意图；图2是本专利技术实施例一提供的一种与PSRAM存储器连接的FPGA的具体结构示意图；图3是本专利技术实施例二提供的一种存储系统的结构示意图；图4是本专利技术实施例二提供的一种存储系统中的用户设计模块突发长度32的写时序示意图；图5是本专利技术实施例二提供的一种存储系统中的存储器端口总线上的写时序示意图；图6是本专利技术实施例二提供的一种存储系统中的用户设计模块突发长度32的读时序示意图；图7是本专利技术实施例二提供的一种存储系统中的存储器端口总线上的读时序示意图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。为了说明本专利技术的技术方案，下面通过具体实施例来进行说明。本专利技术实施例一提供一种与PSRAM存储器连接的FPGA20，如图1所示，FPGA20包括控制器201和物理层接口模块202，控制器201连接用户设计模块10，物理层接口模块202连接PSRAM存储器30。当用户设计模块10通过FPGA20向PSRAM存储器30写数据时，控制器201获取用户设计模块10发送的写数据命令、地址以及写数据信息，将写数据命令和地址进行处理后发送至物理层接口模块202，并将写数据信息进行处理后发送至物理层接口模块202；物理层接口模块202根据写数据命令对写数据信息进行缓存处理后，将写数据信息、写数据命令以及地址进行时钟域转换后发送给PSRAM存储器30。其中，控制器201用于与用户设计模块10进行通信，获取用户设计模块10发送的写数据命令、地址以及写数据信息，写数据命令包括时钟信号和复位信号，写数据信息包括写数据使能信号、写掩码信号以及写数据，控制器201对地址进行转换、对后写数据使能信号和写数据掩码信号进行逻辑计算获取写使能信号，并发送至物理层接口模块202，物理层接口模块202对数据进行缓存并将写数据信息、写数据命令以及地址进行时钟域转换后发送给PSRAM存储器30，以将数据存储在PSRAM存储器30中。PSRAM存储器30相比SRAM存储器具有容量大、体积轻巧以及价格便宜等优势，及相比DRAM存储器的自行刷新及简化接口优势，并且PSRAM存储器30具有逻辑简单、使用接口少、成本控制低、存储芯片面积小、功耗低、高速传输的优势，基于上述市场需求及PSRAM的存储特性，本专利技术提出了一种与PSRAM存储器30连接的FPGA20，能够使用户层通过FPGA20与PSRAM进行相互通信，FPGA20包括控制器201和物理层接口模块202，控制器201连接用户设计模块10，物理层接口模块202连接PSRAM存储器30，控制器201接收来自用户层的命令，通过物理层接口模块202向PSRAM存储器30的接口提供满足时序与顺序要求的信号；且本专利技术适用于双倍速率PSRAM存储器，在控制成本、简化控制逻辑和减小芯片面积的同时，达到高速传输的目的。作为一种实施方式，如图2所示，控制器201包括命令模块212和写数据模块211。命令模块212获取用户设计模块10发送的写数据命令和地址，对地址进行转换并与写数据命令进行组合后发送至物理层接口模块202；写数据模块211获取写数据使能信号、写数据掩码信号以及写数据，对写数据使能信号和写数据掩码信号进行逻辑计算后得到写使能信号，并将写数据和写使能信号发送至物理层接口模块202。其中，命令模块212主要功能是接收并存储用户发送的地址与命令，命令模块212对用户发送的地址进行转换，映射为PSRAM对应的ROW地址、UpperColumn地址、LowerColumn地址，并对用户发送的命令和地址进行拆分、重组，例如，按照预设规则排序命令和地址并发送给物理层接口模块202。其中，写数据模块211主要功能是接收并存储用户发送的写数据使能信号、写数据信号与写掩码信号，对写数据使能信号和写数据掩码信号进行逻辑计算后得到写使能信号，并根据目前存储的写数据与控制器201接收到的本文档来自技高网...

【技术保护点】
1.一种与PSRAM存储器连接的FPGA，其特征在于，所述FPGA包括控制器和物理层接口模块，所述控制器连接用户设计模块，所述物理层接口模块连接PSRAM存储器；所述控制器获取所述用户设计模块发送的写数据命令、地址以及写数据信息，将所述写数据命令和所述地址进行处理后发送至所述物理层接口模块，并将所述写数据信息进行处理后发送至所述物理层接口模块；所述物理层接口模块根据所述写数据命令对所述写数据信息进行缓存处理后，将所述写数据信息、所述写数据命令以及所述地址进行时钟域转换后发送给所述PSRAM存储器。

【技术特征摘要】
1.一种与PSRAM存储器连接的FPGA，其特征在于，所述FPGA包括控制器和物理层接口模块，所述控制器连接用户设计模块，所述物理层接口模块连接PSRAM存储器；所述控制器获取所述用户设计模块发送的写数据命令、地址以及写数据信息，将所述写数据命令和所述地址进行处理后发送至所述物理层接口模块，并将所述写数据信息进行处理后发送至所述物理层接口模块；所述物理层接口模块根据所述写数据命令对所述写数据信息进行缓存处理后，将所述写数据信息、所述写数据命令以及所述地址进行时钟域转换后发送给所述PSRAM存储器。2.根据权利要求1所述的FPGA，其特征在于：所述控制器获取所述用户设计模块发送的读数据命令信号，将所述读数据命令信号发送至所述物理层接口模块；所述物理层接口模块接收所述PSRAM存储器发送的读数据指示信号，根据所述读数据指示信号在所述PSRAM存储器发送的数据中选择相应的数据，并生成读有效信号，将所述读有效信号和所选择的数据发送至所述控制器，所述控制器将所选择的数据发送至所述用户设计模块。3.根据权利要求2所述的FPGA，其特征在于：所述控制器包括命令模块和写数据模块；所述命令模块获取所述用户设计模块发送的写数据命令和地址，对所述地址进行转换并与所述写数据命令进行组合后发送至所述物理层接口模块；所述写数据模块获取写数据使能信号、写数据掩码信号以及写数据，对所述写数据使能信号和所述写数据掩码信号进行逻辑计算后得到写使能信号，并将所述写数据和所述写使能信号发送至所述物理层接口模块。4.根据权利要求3所述的FPGA，其特征在于：所述命令模块将所述地址映射为所述PSRAM存储器对应的ROW地址、UpperColumn地址以及LowerColumn地址。5.根据权利要求3所述的FPGA，其特征在于：所述控制器还包括读数据模...

【专利技术属性】
技术研发人员：汤博先，刘烈，韩志伟，
申请(专利权)人：广东高云半导体科技股份有限公司，
类型：发明
国别省市：广东,44