一种共源共栅结构的电流源制造技术

本发明专利技术提出了一种共源共栅结构的电流源，包括基准电流源Ibias、PMOS管P1、PMOS管P2和PMOS管P3，PMOS管P1的源极与衬底互连并连接电源VCC，PMOS管P1的栅极与漏极互连并连接基准电流源Ibias的正端以及PMOS管P2的栅极和PMOS管P3的栅极，基准电流源Ibias的负端接地，PMOS管P2的源极与衬底源互连并连接电源VCC以及PMOS管P3的衬底，PMOS管P2的漏极连接PMOS管P3的源极，PMOS管P3的漏极作为共源共栅结构电流源的输出端，输出镜像电流Imirror。

A current source with common source and common gate structure

【技术实现步骤摘要】
一种共源共栅结构的电流源
本专利技术涉及一种共源共栅结构的电流源，属于集成电路

技术介绍
随着便携式电子产广泛使用于工作和生活的各个方面，对供电电源的性能提出了更高的要求，尤其是系统的抗干扰能力、低电压工作能力以及低功耗等等。共源共栅结构的电流源可以提供优良的抗电源干扰能力，被广泛应用于电路设计中，但是这种结构通常会带来其他问题，例如最低工作电压偏高，静态功耗偏大等等，这样就限制了电池的使用寿命，降低便携式设备的工作时间。图1为传统的共源共栅结构镜像电流源，其中P10、P20、P30、P40都是正常阈值的增强型PMOS管。Ibias1和Ibias2为基准电流源，Imirror为输出偏置电流，为其他电源模块供电。g、s、d分别为PMOS管的栅极、源极和漏极。基准电流源Ibias1负极接地，正极接P10的漏极和栅极并连接P30的栅极。P10的源极和衬底相接，连接至电源VCC。基准电流源Ibias2负极接地，正极接P20的漏极和栅极，并连接P40的栅极。P20的源极和衬底相接，连接至电源VCC。P30的源极和衬底相接，连接至电源VCC，P30的漏极接至P40的源极。P40的衬底接至电源VCC，漏极输出Imirror。其中，P30和P40串联形成共源共栅电流源，并且要保证P30和P40都在工作在饱和区。此电路需要两路基准电流源Ibias1和Ibias2分别为P30和P40供电，消耗电流比较多。另外最小的工作电压必须同时大于VsgP10和VsgP20＝VsgP40+VsdP30。通常VsgP10>VsgP40，VsgP20>VsgP10，因此最小工作电压为VsgP20＝VsgP40+VsdP30>VsgP10。正常应用的经验值为VsgP20比VsgP10大0.2V到0.4V。如果图1这种共源共栅使用于低工作电压应用，就会限制最低工作电压值，影响产品的使用性能。
技术实现思路
本专利技术为解决现有技术的缺陷，提供一种共源共栅结构电流源，通过引入耗尽管或者低阈值管，通过降低阈值来提供压差，可以在降低最低工作电压的基础上还可以明显改善低功耗应用的静态功耗。为实现上述专利技术目的，本专利技术采用的技术方案如下：一种共源共栅结构的电流源，其特征在于：包括基准电流源Ibias、PMOS管P1、PMOS管P2和PMOS管P3，PMOS管P1的源极与衬底互连并连接电源VCC，PMOS管P1的栅极与漏极互连并连接基准电流源Ibias的正端以及PMOS管P2的栅极和PMOS管P3的栅极，基准电流源Ibias的负端接地，PMOS管P2的源极与衬底源互连并连接电源VCC以及PMOS管P3的衬底，PMOS管P2的漏极连接PMOS管P3的源极，PMOS管P3的漏极作为共源共栅结构电流源的输出端，输出镜像电流Imirror。所述PMOS管P1和PMOS管P2均为增强型场效应管、PMOS管P3为耗尽型场效应管或低阈值场效应管。。所述PMOS管P1、PMOS管P2和PMOS管P3可以分别对应由NMOS管N1、NMOS管N2和NMOS管N3替换，NMOS管N1的源极与衬底互连并与NMOS管N3的源极和衬底以及NMOS管N2的衬底连接在一起接地，NMOS管N1的栅极与漏极互连并连接NMOS管N2的栅极、NMOS管N3的栅极以及基准电流源Ibias的负端，基准电流源Ibias的正端连接电源VCC，NMOS管N3的漏极作为共源共栅结构电流源的输出端，输出镜像电流Imirror。所述NMOS管N1和NMOS管N2均为增强型场效应管、NMOS管N3为耗尽型场效应管或低阈值场效应管。本专利技术的优点及显著效果：本专利技术通过引入耗尽管或者低阈值管，通过降低阈值来提供压差，可以在降低最低工作电压的基础上还可以明显改善低功耗应用的静态功耗。附图说明图1为传统的共源共栅结构镜像电流源；图2为本专利技术共源共栅结构的电流源的一种实施结构；图3本专利技术的共源共栅结构的电流源的另一种实施结构。具体实施方式如图2，P1和P2为增强型PMOS场效应管，P3为耗尽型PMOS场效应管，Ibias为基准电流源。PMOS管P1的源、衬极相连，接至电源VCC，P1的栅、漏极相连接，接至基准电流源Ibias的正极，基准电流源Ibias负极连接地电位。P2的源、衬极相连接，连接至电源VCC，P2的漏极接P3的源极，P2的栅极和P3的栅极相连，并一起连接至P1的栅极。耗尽管P4的漏极形成镜像电流Imirror输出。在图2中，由于引入耗尽管P3做为共栅管，和P2共同形成共源共栅电流源，当P2和P3栅极电位相同时，有VsdP2＝VsgP2-VsgP3，VsgP2＝VsgP1，由于P3为耗尽管，因此可以实现VsgP3<0，即VsdP2＝VsgP1+|VsgP3|>VsgP2-|VthP2|,其中|VsgP3|和|VthP2|是VsgP3和VthP2求绝对值。因此可以保证P2工作于饱和区，满足偏置电流源的工作条件。实际工作中，P3的VsgP3电压可以根据VIN自动调节，甚至会出现VsgP3由负变正的情况，因此这个共源共栅电路最低工作电压为VsgP1即可，就是利用耗尽管的阈值，从而降低最低工作电压。同理，当P3为低阈值PMOS管时，VsdP2＝VsgP2-VsgP3，增加P3驱动能力，降低P3阈值近似VsgP3＝|VthP3|，只要满足VsdP2＝VsgP1-VsgP3＝VsgP1-|VthP3|>VsgP2-|VthP2|，即|VthP3|<|VthP2|,就可以保证P2工作于饱和区，满足偏置电流源的工作条件。假设P1、P2、P3尺寸和图1中P10、P30、P40尺寸分别相同，那么图2电源VCC的最小工作电压只需要满足大于VsgP1即可，小于图1中的VsgP20＝VsgP40+VsdP30，通常VsdP30为0.2V到0.4V，即实现减小最低工作电压。在图3中，可用NMOS管N1、N2和N3分别替换图2中的P1、P2和P3，N1、N2为增强型NMOS场效应管，N3为耗尽型NMOS场效应管，Ibias为基准电流源。N1的源、衬极相接，连接至地电位，栅、漏极相接，连接至基准电流源Ibias的负极，Ibias的正极连接至高电位VCC。N2的源、衬极相接，连接至地电位。N2的漏极连接至耗尽管N3的源极，N2的栅极和N3的栅极相连，再一起连接至N1的栅极。耗尽管N3的衬底接地电位，漏极作为镜像电流源Imirror的输出端。在图3中，由于引入耗尽管N3做为共栅管，和N2共同形成共源共栅电流源，当N1和N2栅极电位相同时，有VdsN2＝VgsN2-VgsN3,VgsN1＝VgsN2,由于N3为耗尽管，因此可以实现VgsN3<0，即VdsN2＝VgsN2-VgsN3>VgsN2-|VthN2|,其中|VgsN3|和|VthN2|是VgsN3和VthN2求绝对值。因此可以保证P3工作于饱和区，满足偏置电流源的工作条件。实际工作中，P4的VgsP4电压可以根据VIN自动调节，甚至会出现VgsN3由负变正的情况，因此电源的最低工作电压只要满足VsgP1即可，就是利用耗尽管的阈值，从而降低最低工作电压。同理，当N3为低阈值NMOS管时，VdsN2＝VgsN2-VgsN3，增加N本文档来自技高网...

【技术保护点】
1.一种共源共栅结构的电流源，其特征在于：包括基准电流源Ibias、PMOS管P1、PMOS管P2和PMOS管P3，PMOS管P1的源极与衬底互连并连接电源VCC，PMOS管P1的栅极与漏极互连并连接基准电流源Ibias的正端以及PMOS管P2的栅极和PMOS管P3的栅极，基准电流源Ibias的负端接地，PMOS管P2的源极与衬底源互连并连接电源VCC以及PMOS管P3的衬底，PMOS管P2的漏极连接PMOS管P3的源极，PMOS管P3的漏极作为共源共栅结构电流源的输出端，输出镜像电流Imirror。

【技术特征摘要】
1.一种共源共栅结构的电流源，其特征在于：包括基准电流源Ibias、PMOS管P1、PMOS管P2和PMOS管P3，PMOS管P1的源极与衬底互连并连接电源VCC，PMOS管P1的栅极与漏极互连并连接基准电流源Ibias的正端以及PMOS管P2的栅极和PMOS管P3的栅极，基准电流源Ibias的负端接地，PMOS管P2的源极与衬底源互连并连接电源VCC以及PMOS管P3的衬底，PMOS管P2的漏极连接PMOS管P3的源极，PMOS管P3的漏极作为共源共栅结构电流源的输出端，输出镜像电流Imirror。2.根据权利要求1所述的共源共栅结构的电流源，其特征在于：所述PMOS管P1和PMOS管P2均为增强型场效应管、PMOS管P3为耗尽型场效应管。3.根据权利要求2所述的共源共栅结构的电流源，其特征在于：所述PMOS管P3为低阈值场效应管...

【专利技术属性】
技术研发人员：王海波，张洪俞，黎敏霞，
申请(专利权)人：南京微盟电子有限公司，
类型：发明
国别省市：江苏,32