阵列基板及显示面板制造技术

本申请公开了一种阵列基板及显示面板，所述阵列基板包括：玻璃衬底，所述玻璃衬底具有显示区及位于显示区周边的边框区，所述玻璃衬底上依次叠设有第一金属层，绝缘层，有源层，第二金属层，保护层及透明导电薄膜层；驱动芯片，所述驱动芯片设置于所述边框区上，且所述驱动芯片与所述显示区之间连接有多条扇出走线；多条悬空走线，所述悬空走线形成于所述透明导电薄膜层，所述悬空走线两端悬空，多条所述悬空走线与多条所述扇出走线在玻璃衬底上的投影呈交替设置且错开。本申请具有避免刻蚀残发生的优点。

Array base plate and display panel

【技术实现步骤摘要】
阵列基板及显示面板
本申请涉及显示
，尤其涉及一种阵列基板及显示面板。
技术介绍
在显示面板生产过程中，透明导电薄膜层刻蚀时会产生刻蚀残，刻蚀不干净，导致显示面板使用异常。
技术实现思路
本申请的主要目的在于提供一种阵列基板及显示面板，旨在解决透明导电薄膜层刻蚀产生刻蚀残的问题。为实现上述目的，本申请提供一种阵列基板，所述阵列基板包括：玻璃衬底，所述玻璃衬底具有显示区及位于显示区周边的边框区，所述玻璃衬底上依次叠设有第一金属层，绝缘层，有源层，第二金属层，保护层及透明导电薄膜层；驱动芯片，所述驱动芯片设置于所述边框区上，且所述驱动芯片与所述显示区之间连接有多条扇出走线；多条悬空走线，所述悬空走线形成于所述透明导电薄膜层，所述悬空走线两端悬空，多条所述悬空走线与多条所述扇出走线在玻璃衬底上的投影呈交替设置且错开。可选地，所述扇出走线形成于第一金属层。可选地，所述扇出走线形成于第二金属层。可选地，所述扇出走线形成于第一金属层及第二金属层。可选地，所述边框区包括：布线区，所述布线区围设于显示区周围，所述扇出走线及悬空走线设置于所述布线区内；邦定区，所述邦定区围设于布线区周围，所述驱动芯片设置于所述邦定区上。可选地，相邻两条所述扇出走线之间的距离自所述驱动芯片向所述显示区逐渐增大。可选地，相邻两条所述悬空走线之间的距离自所述驱动芯片向所述显示区逐渐增大。可选地，相邻两条扇出走线在玻璃衬底上的投影关于所述悬空走线在玻璃衬底上的投影对称。可选地，所述扇出走线包括：第一连接段，所述第一连接段与所述驱动芯片连接；第二连接段，所述第二连接段与所述显示区连接；中间连接段，所述中间连接段连接所述第一连接段及第二连接段；所述悬空走线包括：第一悬空段，所述第一悬空段与所述第一连接段平行设置；第二悬空段，所述第二悬空段与所述第二连接段平行设置；中间悬空段，所述中间悬空段连接所述第一悬空段及第二悬空段。此外，为实现上述目的，本申请还提供一种显示面板，所述显示面板包括如上述任一项所述的阵列基板，所述显示面板还包括彩膜基板及设置于所述彩膜基板及所述阵列基板之间的液晶层。本申请通过在形成多个阵列排布的像素电极的同一制程中，在所述透明导电薄膜层上同时形成悬空走线，所述悬空走线的形状、长度、尺寸与所述扇出走线一样，但是两端悬空走线悬空不与驱动芯片及/或显示区连接或者接触，所述悬空走线所述驱动芯片及显示区没有导通，所述悬空走线的用处在于：将边框区的透明导电薄膜层通过所述悬空走线划分为多个小区域，在对透明导电薄膜层进行刻蚀时，在显示区域内将形成多个像素电极，在所述边框区内，实际刻蚀的是悬空走线划分出来的多个小区域，从而在刻蚀液浓度一致的情况下，在所述显示区域内多个像素电极形成的同时，所述悬空走线划分的多个小区域也刚好被刻蚀掉而保留下悬空走线，减少在边框区透明导电薄膜层大面积刻蚀时产生刻蚀残的情况。且进一步地，多条所述悬空走线与多条所述扇出走线在玻璃衬底上的投影交替设置且错开，如此可以避免悬空走线与所述扇出走线在玻璃衬底上的投影重叠时，所述悬空走线的高度高于所述显示区内像素电极的高度，可以进一步避免刻蚀残的发生，所述悬空走线与所述扇出走线呈错位排布而非上下叠设，所述悬空走线的高度等于所述显示区内像素电极的高度，可以进一步避免刻蚀残的发生。且所述悬空走线与所述扇出走线在玻璃衬底上的投影交替设置且不重叠，有效避免了耦合电容的产生。附图说明图1为本申请阵列基板一实施例的结构示意图；图2为本申请阵列基板另一实施例的结构示意图；图3为本申请扇出走线、悬空走线与驱动芯片及显示区的结构示意图。本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。需要说明，本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。另外，在本申请中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。请一并参照图1-3，本申请提供一种阵列基板10，所述阵列基板10包括：玻璃衬底11，且所述玻璃衬底11具有显示区101及位于显示区101周边的边框区102，所述玻璃衬底11上依次叠设有第一金属层12，绝缘层13，有源层14，第二金属层15，保护层16及透明导电薄膜层17，；驱动芯片103，所述驱动芯片103设置于所述边框区102上，且所述驱动芯片103与所述显示区101之间连接有多条扇出走线104；多条悬空走线105(见图3)，所述悬空走线105形成于所述透明导电薄膜层17上并位于所述边框区102内，所述悬空走线105两端悬空不与驱动芯片103及/或显示区101连接或者接触，多条所述悬空走线105与多条所述扇出走线104在玻璃衬底11上的投影交替设置且错开。在一实施例中，如图1所示，所述玻璃衬底11划分为显示区101及位于显示区101周边的边框区102，在所述显示区101内，通过所述第一金属层12及第二金属层15形成多个阵列排布的薄膜晶体管1011，其中，通过所述第一金属层12形成所述薄膜晶体管1011的栅极，所述第二金属层15形成所述薄膜晶体管1011的源极和漏极，所述第一金属层12及第二金属层15之间设置有绝缘层13及有源层14，且所述有源层14设置于所述绝缘层13上，在所述第二金属层15上设置保护层16，所述保护层16开设有设置有通孔161，在所述保护层16上设置有透明导电薄膜层17以形成像素电极，所述透明导电薄膜层17通过保护层16上开设的通孔161与所述第二金属层15中漏极连通。在一实施例中，在所述显示区101外也即所述边框区102内，所述第一金属层12在形成所述薄膜晶体管1011的栅极的同一制程中，所述第一金属层12还同时形成有扇出走线104，所述扇出走线104用于连接边框区102上的驱动芯片103以及显示区101，所述扇出走线104与所述薄膜晶体管1011的栅极连接时，用于传送栅极驱动芯片的扫描信号，所述扇出走线104与所述薄膜晶体管1011的源极连接时，用于传送源极驱动芯片的数据信号，以实现所述阵列基板10的正常工作。在另一实施例中，所述显示区101外也即所述边框区102内，所述第二金属层15在形成所述薄膜晶体管1011的源极及漏极的同一制程中，所述第二金属层15还同时形成有扇出走线104，所述扇出走线104用于连接边框区102上的驱动芯片103以及所述显示区101，所述扇出走线104与所述薄膜晶体管101本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，所述阵列基板包括：玻璃衬底，所述玻璃衬底具有显示区及位于显示区周边的边框区，所述玻璃衬底上依次叠设有第一金属层，绝缘层，有源层，第二金属层，保护层及透明导电薄膜层；驱动芯片，所述驱动芯片设置于所述边框区上，且所述驱动芯片与所述显示区之间连接有多条扇出走线；多条悬空走线，所述悬空走线形成于所述透明导电薄膜层，所述悬空走线两端悬空，多条所述悬空走线与多条所述扇出走线在玻璃衬底上的投影呈交替设置且错开。

【技术特征摘要】
1.一种阵列基板，其特征在于，所述阵列基板包括：玻璃衬底，所述玻璃衬底具有显示区及位于显示区周边的边框区，所述玻璃衬底上依次叠设有第一金属层，绝缘层，有源层，第二金属层，保护层及透明导电薄膜层；驱动芯片，所述驱动芯片设置于所述边框区上，且所述驱动芯片与所述显示区之间连接有多条扇出走线；多条悬空走线，所述悬空走线形成于所述透明导电薄膜层，所述悬空走线两端悬空，多条所述悬空走线与多条所述扇出走线在玻璃衬底上的投影呈交替设置且错开。2.如权利要求1所述的阵列基板，其特征在于，所述扇出走线形成于第一金属层。3.如权利要求1所述的阵列基板，其特征在于，所述扇出走线形成于第二金属层。4.如权利要求1所述的阵列基板，其特征在于，所述扇出走线形成于第一金属层及第二金属层。5.如权利要求1所述的阵列基板，其特征在于，所述边框区包括：布线区，所述布线区围设于显示区周围，所述扇出走线及悬空走线设置于所述布线区内(附图中示意其不止在布线区)；邦定区，所述邦定区围设于布线区周围，所述驱动芯片设置于所述邦定区。...

【专利技术属性】
技术研发人员：杨春辉，张天豪，
申请(专利权)人：重庆惠科金渝光电科技有限公司，北海惠科光电技术有限公司，
类型：发明
国别省市：重庆,50