具有可切换读取模式的非易失性存储器设备及其读取方法技术

本公开的实施例涉及具有可切换读取模式的非易失性存储器设备及其读取方法。本文中描述了一种可以在不同的读取模式之间切换的非易失性存储器设备。特别地，存储器设备包括多个存储器单元，并且可替换地实现差分类型的读取和单端类型的读取。本文中进一步描述了一种用于读取存储器设备的方法。

Non-volatile memory device with switchable read mode and its reading method

【技术实现步骤摘要】
具有可切换读取模式的非易失性存储器设备及其读取方法相关申请的交叉引用本申请要求于2018年03月20日提交的意大利专利申请号102018000003796的优先权，该申请通过引用并入本文。
本公开涉及一种可以在不同的读取模式之间切换的非易失性存储器设备；另外，本公开涉及用于读取存储器设备的方法。
技术介绍
相变存储器(PCM)是新一代的非易失性存储器，其中为了存储信息，利用了具有在不同电特性的相之间切换的性质的材料的特性。这些材料可以在无序/无定形相和有序、结晶或多晶相之间切换；不同的相的特性在于不同的电阻率值，因此与存储的数据的不同的值相关联。例如，可以使用元素周期表第VI族的元素(诸如碲(Te)、硒(Se)或锑(Sb)，被称为“硫族化合物”或“硫族材料”)，以制造相变存储器元件。特别地，由锗(Ge)、锑(Sb)和碲(Te)构成的、被称为GST(具有化学组成Ge2Sb2Te5)的合金目前在这种存储器单元中得到广泛应用。存储器元件中的相变可以经由被布置为与硫族材料区域接触的电阻性电极(通常被称为“加热器”)通过局部增加硫族材料的单元的温度来获得。访问(或选择)设备(例如，双极或MOS晶体管)被连接到加热器，以便使得编程电流(还被称为写入电流)能够选择性地通过它们。通过焦耳效应，该电流生成相变所需的温度。特别地，当硫族材料处于无定形态并且因此具有高电阻率(所谓的RESET状态)时，需要施加具有一定持续时间和幅度的电流/电压脉冲(或适当数目的电流/电压脉冲)，以使得硫族材料能够缓慢冷却。经过这种处理后，硫族材料改变状态，并且从高电阻率状态切换到低电阻率状态(所谓的SET状态)。相反，当硫族材料处于SET状态时，需要施加具有适当的持续时间和大幅度的电流/电压脉冲，以便使硫族材料返回到高电阻率无定形RESET状态中。在读取期间，通过施加足够低以便不引起其感热加热的电压，然后经由读出放大器读取在存储器单元中流动的电流的值，来检测硫族材料的状态。假定电流与硫族材料的电导率成比例，则可以确定材料处于哪种状态，并且因此确定存储在存储器单元中的数据。在于2017年09月28日以本申请人的名义提交的意大利专利申请号102017000108905中描述了其中选择器元件由PNP型双极晶体管形成的PCM设备的一个示例，并且在图1中图示了该PCM设备(由1指定)。特别地，PCM设备1包括由布置成行(或字线WL)和列(或位线BL)的多个存储器单元3形成的存储器阵列2。纯粹通过示例的方式，图1中图示了由WL指定的三个字线和由BL指定的三个位线，其使得能够寻址九个存储器单元3。每个存储器单元3由存储元件4a和选择器元件4b形成，它们串联连接在相应的位线BL和基准电势端子(例如，接地，缩写为GND)之间。存储元件4a包括由相变材料(例如，硫族化合物，例如GST)制成的元件，并且因此能够以与材料本身所呈现的不同相相关联的电阻水平的形式存储数据。选择器元件4b由PNP型的双极结型晶体管(BJT)形成，其发射极端子被连接到存储元件4a的第一端子，而基极端子被连接到对应的字线WL；双极晶体管的集电极端子被连接到接地。在这方面，一个字线WL被连接到沿相同的行对齐的双极晶体管4b的所有基极端子；同样地，一个位线BL被连接到沿相同的列对齐的存储元件4a的所有第二端子。实践中，给定存储器单元3，存储元件4a的第二端子和双极晶体管4b的基极端子分别形成存储器单元3的位线端子和字线端子。PCM设备1还包括列解码器8和行解码器10，其使得能够基于在输入处接收的地址信号(作为整体由AS指定)来选择存储器单元3。地址信号AS可以由控制逻辑CL生成，控制逻辑CL还驱动列解码器8和行解码器10，以便使得能够对由地址信号AS寻址的存储器单元3进行读取和写入(还被称为编程)。控制逻辑CL还向列解码器8和行解码器10提供控制信号，以便控制上述读取/写入操作。列解码器8和行解码器10使得能够对每次寻址的字线WL和位线BL进行偏置，从而进行选择，以便选择与其连接的存储器单元3；以这种方式，使得能够对存储器单元3进行读取和写入。更详细地，行解码器10被设计成基于地址信号AS来选择对应的字线WL。其他字线WL被取消选择。为此目的，行解码器10包括解码器级4和多个驱动电路6。解码器级4接收地址信号AS并且根据地址信号AS来控制驱动电路6。因此，每个驱动电路6具有被连接到解码器级4的输入。每个驱动电路6还具有被连接到对应的字线WL的输出。每个驱动电路6偏置被连接到对应字线WL的双极晶体管4b的基极端子，并且从而对其进行控制，以便根据地址信号AS来选择/取消选择字线WL。关于列解码器8，它根据地址信号AS选择一个或多个位线BL。实践中，列解码器8与行解码器10协作，以便在读取或编程所选择的任何存储器单元3的步骤期间，读取电流或编程电流分别流过存储器单元3的存储元件4a。特别地，列解码器8被配置成在每次选择存储器阵列2时，在内部实现朝向位线BL的两个不同路径：读取路径，其在读取步骤期间将所选择的每个位线BL电连接到读取级17；以及编程路径，其在编程步骤期间将所选择的每个位线BL电连接到写入级18。为此目的，对于每个读取和编程路径，列解码器8包括适当的选择元件(特别是受控的晶体管)，选择元件以级联模式连接并且被配置成实现用于选择存储器单元3的地址解码(通常为分层类型)。如图2中示意性图示的，存储器阵列2通常被布置在多个扇区S中，每个扇区S包括多个存储器单元3。每个扇区S包括多个相应的字线WL和相应的局部位线(再次由BL指定，并且区别于其他扇区的那些局部位线)，其被连接到存在于相同的扇区S中的存储器阵列2的存储器单元3。另外，对于由数目k个(例如，四个)局部位线BL形成的每个集合，提供对应的主位线MBL。当在较高分层层级选择时，主位线MBL使能在较低分层层级处随后选择相应局部位线BL和对应的存储器单元3中的一个或多个。通常，当指代位线或字线时，形容词“局部”的使用强调其属于扇区。主位线MBL遍历某一数目的扇区S，并且可以在分层的解码层级(甚至高于与主位线MBL的选择相关联的解码层级)中以组的形式被选择。因此，列解码器8包括：针对每个扇区S的至少一个相应的第一级解码器电路(在图2中由11指定)，其使得能够在编程操作期间和读取操作期间将局部位线BL连接到相应的主位线MBL；以及针对扇区S的每个集合(在图2的示例中，由两个扇区形成)的相应的第二级解码器电路(由114指定)，其使得能够在编程操作期间和读取操作期间选择主位线MBL。通常，用于具有BJT选择器的PCM的解码器电路被设置有P沟道CMOS晶体管。已经说过，为简单起见，在下文中，“第一级解码器电路”和“第二级解码器电路”意指相关的读取电路。换句话说，参考图3中图示的类型的方案，其中第一级解码器电路由11指定，而第二级解码器电路由114指定。再次参考图3，这示出了控制逻辑CL如何向第二级解码器电路114发送主列解码信号YN<i>，在此基础上，第二级解码器电路114通过激活相应的主选择开关(在下文描述)来激活在所选择的主位线(这里由MBL<i>指定)和读取级17的读出放大器46之间的电路径。在这方面，读取本文档来自技高网...

【技术保护点】
1.一种存储器设备，包括：存储器单元阵列的第一扇区和第二扇区，其中所述第一扇区和所述第二扇区中的每个扇区与相应的选择器和相应的相变元件相关联，所述相应的相变元件被配置成具有与对应的逻辑数据相关联的第一电阻值或第二电阻值，其中所述第一扇区包括：第一上存储器单元和第二上存储器单元，每个上存储器单元均被耦合到上字线，并且分别被耦合到第一上局部位线和第二上局部位线；以及第一上主位线和第二上主位线，分别被耦合到所述第一上局部位线和所述第二上局部位线；并且其中所述第二扇区包括：第一下存储器单元和第二下存储器单元，每个下存储器单元均被耦合到下字线，并且分别被耦合到第一下局部位线和第二下局部位线；以及第一下主位线和第二下主位线，分别被耦合到所述第一下局部位线和所述第二下局部位线；所述存储器设备还包括控制器和读取电路，所述读取电路被布置在所述第一扇区和所述第二扇区之间，所述读取电路包括上读取级和下读取级，所述上读取级包括第一上输入节点和第二上输入节点，所述下读取级包括第一下输入节点和第二下输入节点。

【技术特征摘要】
2018.03.20 IT 1020180000037961.一种存储器设备，包括：存储器单元阵列的第一扇区和第二扇区，其中所述第一扇区和所述第二扇区中的每个扇区与相应的选择器和相应的相变元件相关联，所述相应的相变元件被配置成具有与对应的逻辑数据相关联的第一电阻值或第二电阻值，其中所述第一扇区包括：第一上存储器单元和第二上存储器单元，每个上存储器单元均被耦合到上字线，并且分别被耦合到第一上局部位线和第二上局部位线；以及第一上主位线和第二上主位线，分别被耦合到所述第一上局部位线和所述第二上局部位线；并且其中所述第二扇区包括：第一下存储器单元和第二下存储器单元，每个下存储器单元均被耦合到下字线，并且分别被耦合到第一下局部位线和第二下局部位线；以及第一下主位线和第二下主位线，分别被耦合到所述第一下局部位线和所述第二下局部位线；所述存储器设备还包括控制器和读取电路，所述读取电路被布置在所述第一扇区和所述第二扇区之间，所述读取电路包括上读取级和下读取级，所述上读取级包括第一上输入节点和第二上输入节点，所述下读取级包括第一下输入节点和第二下输入节点。2.根据权利要求1所述的存储器设备，还包括：上电路装置，被配置成被控制以便对所述第一上输入节点和所述第二上输入节点充电，并且分别通过所述第一上局部位线和所述第一上主位线以及通过所述第二上局部位线和所述第二上主位线，将所述第一上输入节点和所述第二上输入节点分别耦合到所述第一上存储器单元和所述第二上存储器单元；下电路装置，被配置成被控制以便对所述第一下输入节点和所述第二下输入节点充电，并且分别通过所述第一下局部位线和所述第一下主位线以及通过所述第二下局部位线和所述第二下主位线，将所述第一下输入节点和所述第二下输入节点分别耦合到所述第一下存储器单元和所述第二下存储器单元；以及基准生成器，被配置成由所述控制器驱动，以便耦合到所述第一上输入节点或所述第二上输入节点或者耦合到所述第一下输入节点或所述第二下输入节点。3.根据权利要求2所述的存储器设备，其中所述上读取级包括：上读出放大器，包括第一输入、第二输入、第一上支路和第二上支路，所述第一上支路被布置在所述上读出放大器的所述第一输入和第一上内部节点之间，并且所述第一上支路包括被耦合在一起的第一上反相器和第一上补偿电容器，所述第二上支路被布置在所述上读出放大器的所述第二输入和第二上内部节点之间，并且所述第二上支路包括被耦合在一起的第二上反相器和第二上补偿电容器，所述上读出放大器还包括第一上路由开关和第二上路由开关，所述第一上路由开关被布置在所述第二上内部节点和所述上读出放大器的所述第一输入之间，所述第二上路由开关被布置在所述第一上内部节点和所述上读出放大器的所述第二输入之间；第一上耦合电容器，被耦合到所述上读出放大器的所述第一输入和第一上中间节点；第二上耦合电容器，被耦合到所述上读出放大器的所述第二输入和第二上中间节点；以及第一上耦合开关和第二上耦合开关，分别被配置成被控制以便将所述第一上中间节点和所述第二上中间节点分别耦合到所述第一上输入节点和所述第二上输入节点；以及上读取开关，被配置成被控制以便将所述第一上中间节点和所述第二上中间节点耦合在一起。4.根据权利要求3所述的存储器设备，其中所述下读取级包括：下读出放大器，包括相应的第一输入、相应的第二输入、第一下支路和第二下支路，所述第一下支路被布置在所述下读出放大器的所述第一输入和第一下内部节点之间，并且所述第一下支路包括被耦合在一起的第一下反相器和第一下补偿电容器，所述第二下支路被布置在所述下读出放大器的所述第二输入和第二下内部节点之间，并且所述第二下支路包括被耦合在一起的第二下反相器和第二下补偿电容器，所述下读出放大器还包括第一下路由开关和第二下路由开关，所述第一下路由开关被布置在所述第二下内部节点和所述下读出放大器的所述第一输入之间，所述第二下路由开关被布置在所述第一下内部节点和所述下读出放大器的所述第二输入之间；第一下耦合电容器，被耦合到所述下读出放大器的所述第一输入和第一下中间节点；第二下耦合电容器，被耦合到所述下读出放大器的所述第二输入和第二下中间节点；以及第一下耦合开关和第二下耦合开关，分别被配置成被控制以便将所述第一下中间节点和所述第二下中间节点分别耦合到所述第一下输入节点和所述第二下输入节点；以及下读取开关，被配置成被控制以便将所述第一下中间节点和所述第二下中间节点耦合在一起。5.根据权利要求4所述的存储器设备，还包括：第一附加开关，被布置在所述第一上内部节点和所述下读出放大器的所述第二输入之间；第二附加开关，被布置在所述第二上内部节点和所述下读出放大器的所述第一输入之间；第三附加开关，被布置在所述第一下内部节点和所述上读出放大器的所述第二输入之间；第四附加开关，被布置在所述第二下内部节点和所述上读出放大器的所述第一输入之间；和第五附加开关，被布置在所述第一上中间节点和所述第二下中间节点之间，其中所述控制器被配置成在第一操作模式下操作，以驱动所述第一附加开关、所述第二附加开关、所述第三附加开关和所述第四附加开关，以便将所述上读出放大器和所述下读出放大器解耦，并且其中所述控制器执行第一组操作或第二组操作，所述第一组操作包括：驱动所述第一上路由开关和所述第二上路由开关，以便耦合所述第一上支路和所述第二上支路并且形成第一环路电路；选择所述上字线并且驱动所述上电路装置，以便通过分别在所述第一上存储器单元和所述第二上存储器单元中流动并且取决于所述相应的相变元件的电阻值的电流，将所述第一上输入节点和所述第二上输入节点放电；以及驱动所述第一上耦合开关和所述第二上耦合开关，以便分别根据所述第一上输入节点和所述第二上输入节点的放电而将所述第一上耦合电容器和所述第二上耦合电容器放电；并且随后驱动所述上读取开关，以便将所述第一上中间节点和所述第二上中间节点耦合在一起，并且根据所述第一上耦合电容器和所述第二上耦合电容器之间存在的电荷差，使得所述第一环路电路演变成相应的第一平衡状况或第二平衡状况；并且其中所述第二组操作包括：驱动所述第一下路由开关和所述第二下路由开关，以便耦合所述第一下支路和所述第二下支路并且形成第二环路电路；选择所述下字线并且驱动所述下电路装置，以便通过分别在所述第一下存储器单元和所述第二下存储器单元中流动并且取决于所述相应的相变元件的所述电阻值的电流，将所述第一下输入节点和所述第二下输入节点放电；以及驱动所述第一下耦合开关和所述第二下耦合开关，以便分别根据所述第一下输入节点和所述第二下输入节点的放电而将所述第一下耦合电容器和所述第二下耦合电容器放电；并且随后驱动所述下读取开关，以便将所述第一下中间节点和所述第二下中间节点耦合在一起，并且根据所述第一下耦合电容器和所述第二下耦合电容器之间存在的电荷差，使得所述第二环路电路演变成相应的第一平衡状况或第二平衡状况；并且其中所述控制器还被配置成至少在第二操作模式下操作，以驱动所述第一上路由开关和所述第二上路由开关以便将所述第一上支路和所述第二上支路解耦，并且驱动所述第一下路由开关和所述第二下路由开关以便将所述第一下支路和所述第二下支路解耦，并且执行第三组操作，所述第三组操作包括：驱动所述第一附加开关和所述第四附加开关，以便耦合所述第一上支路和所述第二下支路并且形成第三环路电路；选择所述上字线并且驱动所述上电路装置，以便通过在所述第一上存储器单元中流动并且取决于所述相应的相变元件的所述电阻值的电流，将所述第一上输入节点放电；驱动所述下电路装置，以便将所述第二下输入节点耦合到所述第二下局部位线和所述第二下主位线；取消选择所述下字线；将所述基准生成器耦合到所述第二下输入节点，并且通过基准电流将所述第二下输入节点放电；以及驱动所述第一上耦合开关和所述第二下耦合开关，以便分别根据所述第一上输入节点和所述第二下输入节点的放电，将所述第一上耦合电容器和所述第二下耦合电容器放电；并且随后驱动所述第五附加开关，以便将所述第一上中间节点和所述第二下中间节点耦合在一起，并且根据所述第一上耦合电容器和所述第二下耦合电容器之间存在的电荷差，使得所述第三环路电路演变成相应的第一平衡状况或第二平衡状况。6.根据权利要求5所述的存储器设备，还包括第六附加开关，所述第六附加开关被布置在所述第二上中间节点和所述第一下中间节点之间，并且其中所述控制器还被配置成进一步在第三操作模式下操作，以驱动所述第一上路由开关和所述第二上路由开关以便将所述第一上支路和所述第二上支路解耦，并且驱动所述第一下路由开关和所述第二下路由开关以便将所述第一下支路和所述第二下支路解耦，并且驱动所述第二附加开关和所述第三附加开关以便耦合所述第二上支路和所述第一下支路并且形成第四环路电路，并且执行第四组操作，所述第四组操作包括：选择所述上字线并且驱动所述上电路装置，以便通过在所述第二上存储器单元中流动并且取决于所述相应的相变元件的所述电阻值的电流，将所述第二上输入节点放电；驱动所述下电路装置，以便将所述第一下输入节点耦合到所述第一下局部位线和所述第一下主位线；取消选择所述下字线；将所述基准生成器耦合到所述第一下输入节点，并且通过所述基准电流将所述第一下输入节点放电；以及驱动所述第二上耦合开关和所述第一下耦合开关，以便分别根据所述第二上输入节点和所述第一下输入节点的放电，将所述第二上耦合电容器和所述第一下耦合电容器放电；并且随后驱动所述第六附加开关，以便将所述第二上中间节点和所述第一下中间节点耦合在一起，并且根据所述第二上耦合电容器和所述第一下耦合电容器之间存在的电荷差，使得所述第四环路电路演变成相应的第一平衡状况或第二平衡状况。7.根据权利要求6所述的存储器设备，其中当所述控制器在所述第二操作模式下操作时，所述控制器被配置成可替换地执行所述第三组操作或第五组操作，所述第五组操作包括：选择所述下字线并且驱动所述下电路装置，以便通过在所述第二下存储器单元中流动并且取决于所述相应的相变元件的所述电阻值的电流，将所述第二下输入节点放电；驱动所述上电路装置，以便将所述第一上输入节点耦合到所述第一上局部位线和所述第一上主位线；取消选择所述上字线；将所述基准生成器耦合到所述第一上输入节点，并且通过所述基准电流将所述第一上输入节点放电；以及驱动所述第一上耦合开关和所述第二下耦合开关，以便分别根据所述第一上输入节点和所述第二下输入节点的放电，将所述第一上耦合电容器和所述第二下耦合电容器放电；并且随后驱动所述第五附加开关，以便将所述第一上中间节点和所述第二下中间节点耦合在一起，并且根据所述第一上耦合电容器和所述第二下耦合电容器之间存在的所述电荷差，使得所述第三环路电路演变成所述相应的第一平衡状况或第二平衡状况。8.根据权利要求7所述的存储器设备，其中当所述控制器在所述第三操作模式下操作时，所述控制器被配置成可替换地执行所述第四组操作或第六组操作，所述第六组操作包括：选择所述下字线并且驱动所述下电路装置，以便通过在所述第一下存储器单元中流动并且取决于所述相应的相变元件的所述电阻值的电流，将所述第一下输入节点放电；驱动所述上电路装置，以便将所述第二上输入节点耦合到所述第二上局部位线和所述第二上主位线；取消选择所述上字线；将所述基准生成器耦合到所述第二上输入节点，并且通过所述基准电流将所述第二上输入节点放电；以及驱动所述第二上耦合开关和所述第一下耦合开关，以便分别根据所述第二上输入节点和所述第一下输入节点的放电，将所述第二上耦合电容器和所述第一下耦合电容器放电；并且随后驱动所述第六附加开关，以便将所述第二上中间节点和所述第一下中间节点耦合在一起，并且根据所述第二上耦合电容器和所述第一下耦合电容器之间存在的所述电荷差，使得所述第四环路电路演变成所述相应的第一平衡状况或第二平衡状况。9.根据权利要求8所述的存储器设备，还包括第一电源线和第二电源线，所述第一电源线和所述第二电源线被配置成被设置在供电电压并且分别被耦合到所述上电路装置和所述下电路装置，并且其中所述第一上局部位线和所述第二上局部位线分别形成第一上寄生电容器和第二上寄生电容器，并且所述第一上主位线和所述第二上主位线分别形成第三上寄生电容器和第四上寄生电容器，并且其中所述第一下局部位线和所述第二下局部位线分别形成第一下寄生电容器和第二下寄生电容器，并且所述第一下主位线和所述第二下主位线分别形成第三下寄生电容器和第四下寄生电容器，并且其中所述上电路装置被配置成由所述控制器控制，以便：在所述供电电压对所述第一上寄生电容器和所述第三上寄生电容器充电，将所述第一上输入节点耦合到所述第一上寄生电容器和所述第三上寄生电容器，并且在所述上字线被选择时，通过所述第一上存储器单元将所述第一上寄生电容器和所述第三上寄生电容器放电；以及在所述供电电压对所述第二上寄生电容器和所述第四上寄生电容器充电，将所述第二上输入节点耦合到所述第二上寄生电容器和所述第四上寄生电容器，并且在所述上字线被选择时，通过所述第二上存储器单元将所述第二上寄生电容器和所述第四上寄生电容器放电；并且其中所述下电路装置被配置成由所述控制器控制，以便：在所述供电电压对所述第一下寄生电容器和所述第三下寄生电容器充电，将所述第一下输入节点耦合到所述第一下寄生电容器和所述第三下寄生电容器，并且在所述下字线被选择时，通过所述第一下存储器单元将所述第一下寄生电容器和所述第三下寄生电容器放电；以及在所述供电电压对所述第二下寄生电容器和所述第四下寄生电容器充电，将所述第二下输入节点耦合到所述第二下寄生电容器和所述第四下寄生电容器，并且在所述上字线被选择时，通过所述第二下存储器单元将所述第二下寄生电容器和所述第四下寄生电容器放电。10.根据权利要求9所述的存储器设备，其中所述上电路装置包括：第一上局部开关，被布置在所述第一上局部位线和所述第一上主位线之间；第一上预充电开关，被布置在所述第一上主位线和所述第一电源线之间；第一上主选择开关，被布置在所述第一上主位线和所述第一上输入节点之间；第二上局部开关，被布置在所述第二上局部位线和所述第二上主位线之间；第二上预充电开关，被布置在所述第二上主位线和所述第一电源线之间；第二上主选择开关，被布置在所述第二上主位线和所述第二上输入节点之间；第一上电压钳位开关，被布置在所述第一电源线和所述第一上输入节点之间；以及第二上电压钳位开关，被布置在所述第一电源线和所述第二上输入节点之间；并且其中所述下电路装置包括：第一下局部开关，被布置在所述第一下局部位线和所述第一下主位线之间；第一下预充电开关，被布置在所述第一下主位线和所述第二电源线之间；第一下主选择开关，被布置在所述第一下主位线和所述第一下输入节点之间；第二下局部开关，被布置在所述第二下局部位线和所述第二下主位线之间；第二下预充电开关，被布置在所述第二下主位线和所述第二电源线之间；第二下主选择开关，被布置在所述第二下主位线和所述第二下输入节点之间；第一下电压钳位开关，被布置在所述第二电源线和所述第一下输入节点之间；以及第二下电压钳位开关，被布置在所述第二电源线和所述第二下输入节点之间；并且其中由所述控制器执行的所述第一组操作包括：在对应的第一时刻，闭合所述第一上预充电开关和所述第二上预充电开关，并且在所述供电电压对所述第三上寄生电容器和所述第四上寄生电容器充电；在所述对应的第一时刻之后的对应的第二时刻，断开所述第一上预充电开关和所述第二上预充电开关，闭合所述第一上主选择开关和所述第二上主选择开关，以便将所述第一上主位线和所述第二上主位线分别耦合到所述第一上输入节点和所述第二上输入节点，并且进一步闭合所述第一上局部开关和所述第二上局部开关，并且分别使用所述第三上寄生电容器和所述第四上寄生电容器的电压对所述第一上寄生电容器和所述第二上寄生电容器充电；以及保持所述第一上电压钳位开关和所述第二上电压钳位开关闭合，直到所述对应的第二时刻之后的对应的第三时刻；在所述对应的第三时刻之后的对应的第四时刻选择所述上字线；以及在所述第四时刻之后的对应的第五时刻断开所述第一上耦合开关和所述第二上耦合开关；并且其中由所述控制器执行的所述第二组操作包括：在对应的第一时刻，闭合所述第一下预充电开关和所述第二下预充电开关，并且在所述供电电压对所述第三下寄生电容器和所述第四下寄生电容器充电；在所述对应的第一时刻之后的对应的第二时刻，断开所述第一下预充电开关和所述第二下预充电开关，闭合所述第一下主选择开关和所述第二下主选择开关，以便将所述第一下主位线和所述第二下主位线分别耦合到所述第一下输入节点和所述第二下输入节点，并且进一步闭...

【专利技术属性】
技术研发人员：A·康特，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：意大利,IT