包括拓扑绝缘体材料的电互连制造技术

本公开涉及电互连(1)。为了在小尺寸结构中和高频率情况下提供用于有效地传导电流的手段，本公开提供一种具有沟道部分(50)的电互连，该沟道部分(50)包括至少一个沟道层(10)，该沟道层由弱拓扑绝缘体材料制成并具有顶表面(11)，该顶表面具有从电互连(1)的第一端(2)延伸到第二端(4)的多个凹槽(12)，其中顶表面(11)和每个凹槽(12)的底表面(12.2)是绝缘的，而每个凹槽(12)的每个侧表面(12.1)包括具有一对拓扑保护的一维电子沟道(15)的导电区(14)。该电互连包括拓扑绝缘体材料。

Electrical interconnection including topological insulator materials

【技术实现步骤摘要】
【国外来华专利技术】包括拓扑绝缘体材料的电互连
本专利技术涉及电互连和包括这种电互连的集成电路。
技术介绍
在计算机芯片性能的当前状态下，工业越来越接近其基本极限，使得摩尔定律(其声明微处理器芯片上的晶体管数量每18个月到2年便会增加一倍)将不可避免地走向终结。目前，业内顶级微处理器的电路结构的尺寸大约为14纳米。将这些结构的尺寸缩小到10纳米以下，不仅要在调整既定的制造技术方面需要付出巨大努力和成本，而且这样做还会带来量子物理效应的出现，这些效应随之起作用并且折衷和改变了这些结构中使用的标准材料的功能。缩小微处理器结构的尺寸，随之带来的一个主要问题是热耗散增大，这大大地降低了其性能。在使用铜的情况下，由于其较好的导电性，铜是除铝以外也用于互连的现有技术材料，尺寸缩小到低于100纳米导致电阻显著增加。实际上，材料的电阻率的增加是由于所谓的尺寸效应，其包括漫射电子表面散射，在晶界处的增强的散射和基于表面粗糙度的散射[应用物理学期刊，97卷，023706(2005年)；IEEE电子设备期刊，28卷，428(2007年)]。例如，当铜线的宽度从100纳米减小到10纳米，观察到其电阻率从大约2.5·10-8欧姆米增加到大约8.3·10-7欧姆米。已经努力绕过降低尺寸来改进性能的需求，例如通过构造3D架构，使得可以在相同的空间上实现更大的容量，然而这几乎不会改善热耗散这一主要缺点。除了互连结构尺寸缩小会导致信号电阻增强，如果传输的是高频率的交流电流(AC)，那么标准的金属互连的电阻也大会幅度增加(例如，在将天线连接到接收器或发射器电路的金属传输线中)。原因是所谓的趋肤效应，其导致AC电流被推向导体的周边，使得由所谓的趋肤深度给定的导体的有效横截面减小。例如，在使用铜导体的情况下，趋肤深度从大约60赫兹时的8.6毫米缩小到1太赫兹时的65纳米，以致于该导体的有效AC电阻大大增强，因为电阻与(有效)横截面积成反比。通常情况下，AC电阻比DC电阻高许多倍，因此观察到由于欧姆加热将导致更高的能量损失。例如，这个问题极大地影响了电信领域中的传输线，其中对于高频率信号，在传输导体和低欧姆接收器或发射器之间的功率匹配将会降低。US2012/0161209A1公开了一种互连，该互连具有对缺陷增强的导电性的免疫，其中该互连包括具有拓扑表面态且具有载流子的材料。一个实施例示出了一种具有由该互连构成的多个层的多层结构，该互连由在拓扑表面态下呈现出导电性的材料制成。US2012/0138887A1公开了一种电子器件，其包括使用拓扑材料层形成的电流传输层以及与该电流传输层电接触的至少一个电极。其中，该拓扑材料可以是二维或三维拓扑绝缘体。US2016/0035674A1公开了一种具有多个层的磁性掺杂拓扑绝缘体形式的电路，每个层具有导电边缘，其在这些边缘之间具有绝缘属性。通过在生长拓扑绝缘体的同时改变磁性掺杂剂密度来创建不同的层。第一电极与该多个层的第一组边缘接触，第二电极与第二组边缘接触。
技术实现思路
因此，本专利技术的目的在于，提供用于在小尺寸结构和在高频率下有效地传导电流的手段。通过根据权利要求1的电互连以及根据权利要求13的集成电路来实现该目的。本专利技术提供一种电互连。一般情况下，术语“电互连”是指可用于并且适于电连接至少两个其他元件或电气组件的元件。换句话说，电互连适于在这些元件之间传导电流。举例来说，可以连接的电气组件有晶体管、处理器、存储器设备、滤波器等。该电互连具有沟道部分，其包括由弱拓扑绝缘体材料制成的至少一个沟道层。术语“弱拓扑绝缘体材料”在本文中是指具有绝缘内部以及一些表面导电和一些表面绝缘的材料。特别地，导电还是绝缘取决于特定的表面的取向。可以使用的弱拓扑绝缘体材料的示例包括Bi14Rh3I9、KHgSb、Bi2TeI、Bi1Te1和Bi4I4。然而，其他三维拓扑材料也是适用的。一般情况下，应该考虑将呈现出一维拓扑边缘态的任何拓扑材料用于本专利技术。每个沟道层都具有顶表面，该顶表面具有从该电互连的第一端延伸到第二端的多个凹槽。通常地，垂直于该顶表面的沟道层的尺度(即该沟道层的厚度)远小于沿该顶表面的任何尺度(即该沟道层的长度或宽度)。特别地，该沟道层的厚度可以小于20纳米、小于10纳米或者甚至小于5纳米。可以理解，该凹槽(也可以称为沟槽)是该顶表面内的细长的洼陷或凹陷。该凹槽的横截面可以是矩形的，具有垂直于该顶表面延伸的侧表面和平行于该顶表面延伸的底表面。应当指出的是，该凹槽的横截面并不一定是矩形的。其他形式也是适用的，只要存在一维边缘状态的至少一个原子层的限定的阶梯边缘即可。凹槽的深度(即，垂直于该顶表面的尺度)可以小于5纳米、小于2纳米或者甚至小于1纳米。该深度可以对应于一个原子层的厚度或者仅几个原子层的厚度。不应以限制性的方式来理解该术语“顶表面”，该术语仅用于表示参考系内的这个表面，该参考系中它是该沟道层的最上面的表面。应当理解，在操作状态下，该顶表面可以面向侧面或者甚至面向下面。优选地，该顶表面是平面的，与上述凹槽分隔开。在制造过程期间，每个沟道层都可以通过诸如电子束外延的沉积工艺形成，而沟槽则可以通过纳米结构化方法形成，该方法包括但不仅限于光刻、电子束光刻、或扫描探针显微镜刮擦。该第一和第二端子适于连接到其他电气组件。这些是电互连的组成部分，在操作状态下，向该电互连的组成部分施加电势，然后有电流流入该互连或从该互连流出。换句话说，电流从第一端子流向第二端子(和/或反之亦然)。当该电互连用于连接两个电子组件(例如晶体管、二极管等)时，该第一端子至少间接地连接到一个元件，而该第二端子至少间接地连接到另一个元件。这些凹槽中的每一个凹槽都从该第一端子延伸到该第二端子，即该凹槽在一个端子处开始并在另一个端子处终止。还可以说凹槽并联连接在该第一端子和该第二端子之间。该顶表面和每个凹槽的底表面是绝缘的，而每个凹槽的每个侧表面包括具有一对一维电子沟道的导电区。制造弱拓扑绝缘体材料以使得该顶表面和与其平行的任何表面是电绝缘的。其它表面，尤其是垂直于该顶表面的表面，可以是导电的。每个凹槽的底表面沿着与该顶表面相同的方向延伸。特别地，该底表面可以平行于该顶表面。因此，该顶表面和每个底表面都是绝缘的。垂直于顶表面的该凹槽的侧表面是至少部分地导电的。更具体地，每个侧表面包括具有一对拓扑保护的一维电子沟道的导电区。在上下文中，“侧表面”当然是指从该顶表面“向下”延伸的该凹槽的那些表面，即远离该顶表面的那些表面。即使弱拓扑绝缘体的内部是绝缘的，该侧表面也是至少部分地导电的，并且其允许电子沿着该凹槽的长移动。特别地，电子可以在任一方向上移动，即从第一端子移动到第二端子，反之亦然，但是，在任一方向上的电流将是自旋极化的。换句话说，从第一端子流向第二端子的电子的自旋将反向平行于从第二端子流向第一端子的电子的自旋。因此，每个导电区包括一对一维电子沟道。弱拓扑绝缘体的一个特殊性质是这些电子沟道中的每一个都具有量子化电导e2/h(h是普朗克常数)，并且这些沟道内的电子被保护以免受到反向散射，使得可以预期到在室温下在几百纳米以上的附近的无耗散电导。换句话说，电导基本上不取决于凹槽的长度、深度或宽度。因此，只要两个相邻的电子沟道不重叠，可以将每个凹槽的横截面最小化而不影响本文档来自技高网...

【技术保护点】
1.一种具有沟道部分(50)的电互连(1)，所述沟道部分(50)包括由弱拓扑绝缘体材料或任何其他三维拓扑绝缘体材料制成的至少一个沟道层(10)，所述弱拓扑绝缘体材料或任何其他三维拓扑绝缘体材料呈现拓扑保护的一维电子沟道，并且所述至少一个沟道层(10)包括具有从所述电互连(1)的第一端子(2)延伸到第二端子(4)的多个凹槽(12)的顶表面(11)，其中，所述顶表面(11)和每个凹槽(12)的底表面(12.2)都是绝缘的，而每个凹槽(12)的每个侧表面(12.1)包括具有一对拓扑保护的一维电子沟道(15)的导电区(14)。

【技术特征摘要】
【国外来华专利技术】2017.02.13 LU LU100076;2017.04.20 LU LU1001741.一种具有沟道部分(50)的电互连(1)，所述沟道部分(50)包括由弱拓扑绝缘体材料或任何其他三维拓扑绝缘体材料制成的至少一个沟道层(10)，所述弱拓扑绝缘体材料或任何其他三维拓扑绝缘体材料呈现拓扑保护的一维电子沟道，并且所述至少一个沟道层(10)包括具有从所述电互连(1)的第一端子(2)延伸到第二端子(4)的多个凹槽(12)的顶表面(11)，其中，所述顶表面(11)和每个凹槽(12)的底表面(12.2)都是绝缘的，而每个凹槽(12)的每个侧表面(12.1)包括具有一对拓扑保护的一维电子沟道(15)的导电区(14)。2.根据前述权利要求中任一项所述的电互连，其特征在于，所述第一端子(2)包括由金属制成的第一电极(3)，并且所述第二端子(4)包括由金属制成的第二电极(5)，其中至少一个沟道层(10)的所述凹槽(12)从所述第一电极(3)延伸到所述第二电极(5)。3.根据前述权利要求中任一项所述的电互连，其特征在于，一个沟道层(10)的所有凹槽(12)被分隔开。4.根据前述权利要求中任一项所述的电互连，其特征在于，一个沟道层(10，30)的至少一些所述凹槽(12，32)是平行的。5.根据前述权利要求中任一项所述的电互连，其特征在于，所述电互连(1)包括以堆叠方式布置的多个沟道层(10，30)。6.根据权利要求5所述的电互连，其特征在于，多个不同沟道层(10，30)...

【专利技术属性】
技术研发人员：C·保利，
申请(专利权)人：IEE国际电子工程股份公司，
类型：发明
国别省市：卢森堡,LU