一种帧频可达带宽极限速率的高速图像传感器制造技术

一种帧频可达带宽极限速率的高速图像传感器，属于超大规模集成电路的电气元件技术领域，能在像素层面上并行地完成模数转换过程，在完成模数转换之后等同于一个二进制数字数据存储阵列，可直接无缝嫁接在现有的存储器系统中使用的高速数据读取、传输技术上，由于图像曝光过程和图像数据读取、传输过程是相互独立的，在时间上可以重叠设置，因此其成像速率帧频可以达到数字数据传输带宽所允许的极限速率。本发明专利技术还提供了一种改进的方案令曝光过程与模数转换过程独立开，使得曝光过程与模数转换过程在时序上可以重叠设置，可以最大化曝光时间。本发明专利技术可输出任意精度的图像数据，并能直接与处理器相结合形成高速图像拍摄。

A High Speed Image Sensor with Frame Frequency Reaching Bandwidth Limit Rate

【技术实现步骤摘要】
一种帧频可达带宽极限速率的高速图像传感器
本专利技术属于超大规模集成电路的电气元件
，涉及一种高速图像传感器。
技术介绍
高速相机可以在极短的时间内拍摄到物体的瞬时状态，因此在工业，国防和科研等领域有着广泛的应用。例如，在记录研究高频震动，爆炸或撞击的过程中，高速相机是极其重要的记录和检测手段。但是,由于本身需要涉及极其复杂的信号转换过程，为了最大化单位时间内可拍摄到的帧数，高速相机对模数转换、信号传输等电子电路都有极高的要求。也正因为此，高速相机的设计制造工艺通常较为复杂，所以价格高昂，从而导致很难在各个领域推广应用。此外，因其电路复杂，体积也较大，这也限制了其在很多相关领域的使用。
技术实现思路
为解决上述问题，本专利技术公开了一种基于CMOS技术的高速图像传感器的方案，利用CMOS超大规模集成电子电路制成工艺的技术优势，在集成了常规光电转换器件的硅衬底上添加一些电子器件，无需额外地设计复杂的信号转换传输电子电路，便可无缝嫁接在现有的高速存储器系统中使用的数字数据读取传输技术上，从而可以实现数据传输带宽所允许的极限成像速率。本专利技术技术方案：一种高速图像传感器的像素单元，包括重置开关Trst、光电二极管PD、第一传输开关Tx1、第二传输开关Tx2、第一电荷存储电容FD1、第二电荷存储电容FD2、第一差分计算开关Tsub1、第二差分计算开关Tsub2、减法器Sub、比较器Com、模数转换开关Tad、以及存储单元组，其中，光电二极管PD一端接地，另一端与重置开关Trst连接，重置开关Trst的另一端连接在重置电压Vrst上；第一传输开关Tx1、第一差分计算开关Tsub1组成的串联电路与第二传输开关Tx2、第二差分计算开关Tsub2组成的串联电路并联连接；第一电荷存储电容FD1一端连接在第一传输开关Tx1、第一差分计算开关Tsub1之间，另一端接地；第二电荷存储电容FD2一端连接在第二传输开关Tx2、第二差分计算开关Tsub2之间，另一端接地；第一传输开关Tx1和第二传输开关Tx2的剩余端均连接在光电二极管PD和重置开关Trst之间；第一差分计算开关Tsub1的剩余端与减法器Sub的正输入端连接，第二差分计算开关Tsub2的剩余端与减法器Sub的负输入端连接，减法器Sub的输出端与比较器Com的正输入端连接，比较器Com的输出端与模数转换开关Tad连接，负输入端用于连接参考电压Vref；模数转换开关Tad与存储单元组连接，所述存储单元组包括若干二进制逻辑存储单元（Bit1，Bit2……Bitn）。进一步的，所述二进制逻辑存储单元具有写W、读R、使能EN、清零CLR端口。进一步的，所述减法器Sub和比较器Com之间连接有电压转移开关和电压转移电容。进一步的，所述存储单元组采用n位计数器。进一步的，所述存储单元组中还包括一个镜像缓冲存储单元组。一种帧频可达带宽极限速率的高速图像传感器，包括电源，时钟模块，控制器，n位单循环计数器，n位精度高速数模转换器（DAC），像素阵列和图像数据读取传输单元，所述电源按图像传感器各个部件所需的电压值供电，时钟模块用于提供参考时钟信号，所述控制器用于控制图像传感器中各部分的时序先后，所述n位单循环计数器用于进行单次的n位循环计数，所述n位精度高速数模转换器（DAC）用于将n位单循环计数器上当前的数值转化为相应的模拟电压，将其作为像素阵列中各像素上的参考电压Vref；所述像素阵列是由以上像素单元构成的二维阵列，像素单元用于接收来自于控制器、n位单循环计数器、n位精度数模转换输出端口上的信号后，生成n位精度的二进制图像数据，所述图像数据读取传输单元用于读取存储在像素阵列中的n位二进制图像数据，并将图像数据传输出去。进一步的，各像素单元上的重置开关Trst并行连接到控制器上的输出端口RST；各像素单元上的第一传输开关Tx1并行连接到控制器上的输出端口X1；各像素单元上的第二传输开关Tx2并行连接到控制器上的输出端口X2；各像素单元上的第一差分计算开关Tsub1和第二差分计算开关Tsub2并行连接到控制器的输出端口SUB；各像素单元上的模数转换开关Tad并行连接到控制器的输出端口AD；各像素单元中存储单元组上各存储单元的清零输入端口CLR并行连接到控制器的输出端口CLR；各像素单元中存储单元组上各存储单元的输入端口W并行连接到n位单循环计数器的各输出端口；各像素单元中存储单元组上各存储单元的输出端口R通过像素阵列的行向连接端口SR和列向连接端口SC连接到图像数据读取传输电子电路部分；各像素上比较器Com的负输入端口Vref并行连接到n位精度数模转换器（DAC）上的输出端口Vref，控制器的输出端口TC连接到n位单循环计数器上相应的输入端口TC；控制器的输出端口ENR连接到图像数据读取传输单元上相应的输入端口ENR；时钟的输出端口CLK连接到控制器、n位单循环计数器、n位精度高速数模转换器DAC和图像数据读取传输单元相应的输入端口CLK；n位单循环计数器上各二进制输出端口连接到n位精度数模转换器（DAC）上相应的各输入端口；n位单循环计数器的输出端口CPL连接到控制器上相应的输入端口CPL；控制器的输入端口IN用于接收外部信号。一种帧频可达带宽极限速率的高速图像传感器的控制方法，包括如下步骤：首先控制器通过端口RST，端口X1和端口X2同时送出脉冲信号用于开启各像素单元上的重置开关Trst、第一传输开关Tx1和第二传输开关Tx2，从而将光电二极管PD、第一电荷存储电容FD1和第二电荷存储电容FD2重置到偏置电压Vrst水平；曝光从重置开关Trst、第一传输开关Tx1和第二传输开关Tx2关闭的时刻，正式开始；曝光结束时，控制器通过端口X2向各像素单元上的第二传输开关Tx2送入一个脉冲信号，使得光电二极管PD在曝光过程中产生的电荷变化得以传输到第二电荷存储电容FD2上；在控制器通过端口X2发送电荷转移脉冲信号的同时，控制器通过端口CLR向像素单元上存储单元组中的各存储单元上的清零端口CLR送入一个脉冲信号使得所有存储单元清零，从而能够准备好存储即将开始的模数转换过程之后的光电转换电压的二进制数值；控制器也将端口ENR上的高电平改为低电平从而使得图像数据读取传输单元结束上一帧的图像数据读取传输状态，等待当前帧的图像数据读取传输的开始；待第二传输开关Tx2关闭以及各存储单元组清零之后，控制器将端口SUB和端口AD调为高电平从而开启各像素上的第一差分计算开关Tsub1，第二差分计算开关Tsub2和模数转换开关Tad；各像素单元中第一电荷存储电容FD1上的电压VO1和第二电荷存储电容FD2上的电压VO2作为减法器Sub的输入端，经由减法器Sub输出以上两电压的差值：光电转换电压△VO=VO1-VO2，然后，光电转换电压△VO作为比较器Com正输入端与负输入端的参考电压Vref比较，此来自于高速数模转换器（DAC）输出端口Vref的参照电压Vref为像素阵列中的所有像素单元共享，使得像素阵列中所有的像素能够并行地完成模数转换过程；控制器通过端口TC向n位单循环计数器的输入端口TC送入一个脉冲，使得计数器从0依次计数到最大值2ⁿ-1，n位高精度数模转换器（DAC）的输出端口Vref生成相对应的本文档来自技高网...

【技术保护点】
1.一种高速图像传感器的像素单元，其特征在于：包括重置开关（Trst）、光电二极管（PD）、第一传输开关（Tx1）、第二传输开关（Tx2）、第一电荷存储电容（FD1）、第二电荷存储电容（FD2）、第一差分计算开关（Tsub1）、第二差分计算开关（Tsub2）、减法器（Sub）、比较器（Com）、模数转换开关（Tad）、以及存储单元组，其中，光电二极管（PD）一端接地，另一端与重置开关（Trst）连接，重置开关（Trst）的另一端连接在重置电压Vrst上；第一传输开关（Tx1）、第一差分计算开关（Tsub1）组成的串联电路与第二传输开关（Tx2）、第二差分计算开关（Tsub2）组成的串联电路并联连接；第一电荷存储电容（FD1）一端连接在第一传输开关（Tx1）、第一差分计算开关（Tsub1）之间，另一端接地；第二电荷存储电容（FD2）一端连接在第二传输开关（Tx2）、第二差分计算开关（Tsub2）之间，另一端接地；第一传输开关（Tx1）和第二传输开关（Tx2）的剩余端均连接在光电二极管（PD）和重置开关（Trst）之间；第一差分计算开关（Tsub1）的剩余端与减法器（Sub）的正输入端连接，第二差分计算开关（Tsub2）的剩余端与减法器（Sub）的负输入端连接，减法器（Sub）的输出端与比较器（Com）的正输入端连接，比较器（Com）的输出端与模数转换开关（Tad）连接，负输入端用于连接参考电压Vref；模数转换开关（Tad）与存储单元组连接，所述存储单元组包括若干二进制逻辑存储单元（Bit1，Bit2……Bitn）。...

【技术特征摘要】
1.一种高速图像传感器的像素单元，其特征在于：包括重置开关（Trst）、光电二极管（PD）、第一传输开关（Tx1）、第二传输开关（Tx2）、第一电荷存储电容（FD1）、第二电荷存储电容（FD2）、第一差分计算开关（Tsub1）、第二差分计算开关（Tsub2）、减法器（Sub）、比较器（Com）、模数转换开关（Tad）、以及存储单元组，其中，光电二极管（PD）一端接地，另一端与重置开关（Trst）连接，重置开关（Trst）的另一端连接在重置电压Vrst上；第一传输开关（Tx1）、第一差分计算开关（Tsub1）组成的串联电路与第二传输开关（Tx2）、第二差分计算开关（Tsub2）组成的串联电路并联连接；第一电荷存储电容（FD1）一端连接在第一传输开关（Tx1）、第一差分计算开关（Tsub1）之间，另一端接地；第二电荷存储电容（FD2）一端连接在第二传输开关（Tx2）、第二差分计算开关（Tsub2）之间，另一端接地；第一传输开关（Tx1）和第二传输开关（Tx2）的剩余端均连接在光电二极管（PD）和重置开关（Trst）之间；第一差分计算开关（Tsub1）的剩余端与减法器（Sub）的正输入端连接，第二差分计算开关（Tsub2）的剩余端与减法器（Sub）的负输入端连接，减法器（Sub）的输出端与比较器（Com）的正输入端连接，比较器（Com）的输出端与模数转换开关（Tad）连接，负输入端用于连接参考电压Vref；模数转换开关（Tad）与存储单元组连接，所述存储单元组包括若干二进制逻辑存储单元（Bit1，Bit2……Bitn）。2.根据权利要求1所述的高速图像传感器的像素单元，其特征在于：所述二进制逻辑存储单元具有写（W）、读（R）、使能（EN）、清零（CLR）端口。3.根据权利要求1所述的高速图像传感器的像素单元，其特征在于：所述减法器（Sub）和比较器（Com）之间连接有电压转移开关和电压转移电容。4.根据权利要求1所述的高速图像传感器的像素单元，其特征在于：所述存储单元组采用n位计数器。5.根据权利要求1所述的高速图像传感器的像素单元，其特征在于：所述存储单元组中还包括一个镜像缓冲存储单元组。6.一种帧频可达带宽极限速率的高速图像传感器，其特征在于：包括电源，时钟模块，控制器，n位单循环计数器，n位精度高速数模转换器DAC，像素阵列和图像数据读取传输单元，所述电源按图像传感器各个部件所需的电压值供电，时钟模块用于提供参考时钟信号，所述控制器用于控制图像传感器中各部分的时序先后，所述n位单循环计数器用于进行单次的n位循环计数，所述n位精度高速数模转换器用于将n位单循环计数器上当前的数值转化为相应的模拟电压，将其作为像素阵列中各像素上的参考电压Vref；所述像素阵列是由权利要求1-5中任意一项所述的像素单元构成的二维阵列，像素单元用于接收来自于控制器、n位单循环计数器、n位精度数模转换输出端口上的信号后，生成n位精度的二进制图像数据；所述图像数据读取传输单元用于读取存储在像素阵列中的n位二进制图像数据，并将图像数据传输出去。7.根据权利要求6所述的帧频可达带宽极限速率的高速图像传感器，其特征在于：各像素单元上的重置开关（Trst）并行连接到控制器上的输出端口（RST）；各像素单元上的第一传输开关（Tx1）并行连接到控制器上的输出端口（X1）；各像素单元上的第二传输开关（Tx2）并行连接到控制器上的输出端口（X2）；各像素单元上的第一差分计算开关（Tsub1）和第二差分计算开关（Tsub2）并行连接到控制器的输出端口（SUB）；各像素单元上的模数转换开关（Tad）并行连接到控制器的输出端口（AD）；各像素单元中存储单元组上各存储单元的清零输入端口（CLR）并行连接到控制器的输出端口（CLR）；各像素单元中存储单元组上的存储单元的输入端口（W）并行连接到n位单循环计数器的各输出端口；各像素单元中存储单元组上各存储单元的输出端口（R）通过像素阵列的行向连接端口（SR）和列向连接端口（SC）连接到图像数据读取传输电子电路部分；各像素单元上比较器（Com）的负输入端口Vref并行连接到n位精度数模转换器（DAC）上的输出端口Vref，控制器的输出端口（TC）连接到n位单循环计数器上相应的输入端口（TC）；控制器的输出端口（ENR）连接到图像数据读取传输单元上相应的输入端口（ENR）；时钟的输出端口（CLK）连接到控制器、n位单循环计数器、n位精度高速数模转换器（DAC）和图像数据读取传输单元相应的输入端口（CLK）；n位单循环计数器上各二进制输出端口连接到n位精度数模转换器（DAC）上相应的各输入端口；n位单循环计数器的输...

【专利技术属性】
技术研发人员：王勇，
申请(专利权)人：王勇，
类型：发明
国别省市：江苏,32