一种防止电流倒灌的同步整流控制电路制造技术

一种防止电流倒灌的同步整流控制电路，属于电子电路技术领域。包括电压检测模块、逻辑控制模块和驱动模块，电压检测模块用于检测外置整流管漏极和源极之间的电压差，判断整流管寄生二极管的状态，逻辑控制模块产生整流管的最小导通时间和消隐时间，同时在最小导通时间内检测整流管的电流极性，避免在最小导通时间内发生电流倒灌现象，还避免了小电流情况下整流管驱动波形震荡，驱动模块用于提供整流管的栅极驱动。本发明专利技术提供的控制电路安全可靠，同时可实现较低的导通损耗，提高了发电机整体效率，起到节约能源和清洁环保的作用。

A Synchronized Rectifier Control Circuit to Prevent Current Back Irrigation

【技术实现步骤摘要】
一种防止电流倒灌的同步整流控制电路
本专利技术属于开关电源领域，具体的说是涉及一种用于电机发电的整流电路的控制电路。
技术介绍
目前发电机整流器主要使用硅二极管作为整流元件，硅二极管正向压降大约为0.3～1V，大电流时通态功耗很大。随着汽车的大量普及，由硅二极管整流带来的功耗不容忽视。同步整流技术(SynchronousRectification，SR)采用低电压的功率金属-氧化物半导体场效应晶体管(PowerMOSFET)作为整流器件，利用其沟道通态电阻，可以很好的降低整流器模块的整体功耗。而采用同步整流技术的主要难度在于其整流管的栅极控制，如果流过整流管的电流极性突然发生变化，此时存在输入/输出端口到电池或地平面的电流通路，构成倒灌，可造成对整流器和控制电路的损坏。整流管的驱动主要采用脉冲宽度调制PWM方式，其实现较为复杂，需要建立空间矢量数学模型，进行复杂的变换求解，因此在电路组成上需要大量的逻辑处理，增加了技术难度和成本；而汽车发电机受汽车转速影响，更增加了控制算法的难度，应用成本太高，不利于同步整流技术的普及。
技术实现思路
本专利技术的目的，就是针对目前同步整流技术中存在的技术难度大、成本高、功耗大的问题，提出一种控制电路，用于控制电机发电的整流电路，结构简单，电路功耗低，能够提高电机的整体效率，且能够防止电流倒灌，使得整流电路更加安全可靠。本专利技术的技术方案为：一种防止电流倒灌的同步整流控制电路，用于控制同步整流系统中的整流管，包括电压检测模块、逻辑控制模块和驱动模块，所述电压检测模块用于检测所述整流管的漏源电压并产生第一检测信号、第二检测信号、第三检测信号和第四检测信号；所述电压检测模块包括第四NDMOS管M4、第四比较器Comp4和第四电压源，第四比较器Comp4的同相输入端连接第四NDMOS管M4的源极，其反相输入端连接第四电压源的正向端，其输出端输出所述第四检测信号；第四NDMOS管M4的栅极连接电源电压，其漏极连接所述整流管的漏极；第四电压源的负向端连接所述整流管的源极；所述逻辑控制模块包括第一D触发器D1、第二D触发器D2、第三D触发器D3、第四D触发器D4、第五D触发器D5、第一计数器Counter1、第二计数器Counter2、第一反相器G1、第二反相器G2、第三反相器G5、第四反相器G7、第五反相器G9、第六反相器G13、第七反相器G14、第一或非门G3、第二或非门G4、第三或非门G6、第四或非门G8、第五或非门G11、第一与非门G10、第二与非门G12、第一与门G15、第一单稳态触发器和第二单稳态触发器，第二反相器G2的输入端连接所述第一检测信号，其输出端连接第一或非门G3的第一输入端；第一反相器G1的输入端连接使能信号ENA，其输出端连接第一或非门G3的第二输入端；第一D触发器D1的时钟端连接第二D触发器D2的时钟端、第二或非门G4的第一输入端和第一或非门G3的输出端，其复位端连接第七反相器G14的输出端，其Q输出端连接第二或非门G4的第二输入端，其Q非输出端连接第三或非门G6的第一输入端；第二D触发器D2的复位端连接所述使能信号ENA，其Q非输出端连接第三或非门G6的第二输入端和第二或非门G4的第三输入端；第二或非门G4的输出端连接第三反相器G5的输入端、第三D触发器D3、第四D触发器D4和第五D触发器D5的复位端；第一计数器Counter1的使能端连接第三或非门G6的输出端，其时钟端连接时钟信号，其最大位输出连接第七反相器G14的输入端；第二计数器Counter2的使能端连接第五或非门G11的输出端，其时钟端连接所述时钟信号，其最大位输出连接第五反相器G9的输入端；第四反相器G7的输入端连接所述第二检测信号，其输出端连接第四或非门G8的第一输入端；第四或非门G8的第二输入端连接第五反相器G9的输出端，其输出端连接第三D触发器D3的时钟端；第一单稳态触发器的输入端连接所述第三检测信号，其输出端连接第四D触发器D4的时钟端；第一与非门G10的第一输入端连接第三D触发器D3的Q非输出端，其第二输入端连接第四D触发器D4的Q输出端；第五或非门G11的第一输入端连接第三反相器G5的输出端，其第二输入端连接第一与非门G10的输出端，其输出端连接第二与非门G12的第一输入端和第一与门G15的第一输入端；第二与非门G12的第二输入端连接第五D触发器D5的Q非输出端，其输出端连接第六反相器G13的输入端；第一与门G15的第二输入端连接第五反相器G9的输出端，其输出端连接所述电压检测模块中第四比较器Comp4的复位端；第二单稳态触发器的输入端连接所述第四检测信号，其输出端连接第五D触发器D5的时钟端；第一D触发器D1、第二D触发器D2、第三D触发器D3、第四D触发器D4和第五D触发器D5的数据输入端连接电源电压；所述驱动模块的输入端连接第六反相器G13的输出端，其输出端连接所述整流管的栅极。具体的，所述电压检测模块还包括第一比较器Comp1、第二比较器Comp2、第三比较器Comp3、第一电压源、第二电压源、第三电压源、第一NDMOS管M1、第二NDMOS管M2和第三NDMOS管M3，第一NDMOS管M1、第二NDMOS管M2和第三NDMOS管M3的漏极均连接所述整流管的漏极，其栅极均连接电源电压；第一比较器Comp1的同相输入端连接第一NDMOS管M1的源极，其反相输入端连接第一电压源的正向端，其输出端输出所述第一检测信号；第二比较器Comp2的同相输入端连接第二NDMOS管M2的源极，其反相输入端连接第二电压源的正向端，其输出端输出所述第二检测信号；第三比较器Comp3的同相输入端连接第三NDMOS管M3的源极，其反相输入端连接第三电压源的正向端，其输出端输出所述第三检测信号；第一比较器Comp1、第二比较器Comp2和第三比较器Comp3的复位端连接所述电压检测模块中第二或非门G4的输出端；第一电压源、第二电压源和第三电压源的负向端连接所述整流管的源极。具体的，所述时钟信号由振荡器OSC产生，所述振荡器OSC产生震荡频率为320Khz的方波信号作为所述时钟信号。具体的，所述第一单稳态触发器和第二单稳态触发器具有相同的结构，所述第一单稳态触发器包括第八反相器G16、第九反相器G17、第十反相器G18和第六或非门G19，第八反相器G16的输入端连接第六或非门G19的第一输入端并作为所述第一单稳态触发器的输入端；第九反相器G17的输入端连接第八反相器G16的输出端，其输出端连接第十反相器G18的输入端；第六或非门G19的第二输入端连接第十反相器G18的输出端，其输出端作为所述第一单稳态触发器的输出端。具体的，所述第一计数器Comp1和第二计数器Comp2由D触发器级联组成。具体的，所述驱动模块包括偶数个级联的反相器。本专利技术的有益效果为：本专利技术提出的控制电路，用于控制电机发电的整流电路，结构简单，可以大幅度降低整流电路的功耗，降低了整流桥的温度，提升了系统可靠性；具有较低的导通损耗，能够提高发电机整体效率，起到节约能源，清洁环保的作用；同时通过防电流倒灌电路使得整流电路更加安全可靠。附图说明图1是本专利技术提出的一种防止电流倒灌的同步整流控制电路的结构示意图。图2是实施例中给出的第一单稳本文档来自技高网...

【技术保护点】
1.一种防止电流倒灌的同步整流控制电路，其特征在于，用于控制同步整流系统中的整流管，包括电压检测模块、逻辑控制模块和驱动模块，所述电压检测模块用于检测所述整流管的漏源电压并产生第一检测信号、第二检测信号、第三检测信号和第四检测信号；所述电压检测模块包括第四NDMOS管(M4)、第四比较器(Comp4)和第四电压源，第四比较器(Comp4)的同相输入端连接第四NDMOS管(M4)的源极，其反相输入端连接第四电压源的正向端，其输出端输出所述第四检测信号；第四NDMOS管(M4)的栅极连接电源电压，其漏极连接所述整流管的漏极；第四电压源的负向端连接所述整流管的源极；所述逻辑控制模块包括第一D触发器(D1)、第二D触发器(D2)、第三D触发器(D3)、第四D触发器(D4)、第五D触发器(D5)、第一计数器(Counter1)、第二计数器(Counter2)、第一反相器(G1)、第二反相器(G2)、第三反相器(G5)、第四反相器(G7)、第五反相器(G9)、第六反相器(G13)、第七反相器(G14)、第一或非门(G3)、第二或非门(G4)、第三或非门(G6)、第四或非门(G8)、第五或非门(G11)、第一与非门(G10)、第二与非门(G12)、第一与门(G15)、第一单稳态触发器和第二单稳态触发器，第二反相器(G2)的输入端连接所述第一检测信号，其输出端连接第一或非门(G3)的第一输入端；第一反相器(G1)的输入端连接使能信号(ENA)，其输出端连接第一或非门(G3)的第二输入端；第一D触发器(D1)的时钟端连接第二D触发器(D2)的时钟端、第二或非门(G4)的第一输入端和第一或非门(G3)的输出端，其复位端连接第七反相器(G14)的输出端，其Q输出端连接第二或非门(G4)的第二输入端，其Q非输出端连接第三或非门(G6)的第一输入端；第二D触发器(D2)的复位端连接所述使能信号(ENA)，其Q非输出端连接第三或非门(G6)的第二输入端和第二或非门(G4)的第三输入端；第二或非门(G4)的输出端连接第三反相器(G5)的输入端、第三D触发器(D3)、第四D触发器(D4)和第五D触发器(D5)的复位端；第一计数器(Counter1)的使能端连接第三或非门(G6)的输出端，其时钟端连接时钟信号，其最大位输出连接第七反相器(G14)的输入端；第二计数器(Counter2)的使能端连接第五或非门(G11)的输出端，其时钟端连接所述时钟信号，其最大位输出连接第五反相器(G9)的输入端；第四反相器(G7)的输入端连接所述第二检测信号，其输出端连接第四或非门(G8)的第一输入端；第四或非门(G8)的第二输入端连接第五反相器(G9)的输出端，其输出端连接第三D触发器(D3)的时钟端；第一单稳态触发器的输入端连接所述第三检测信号，其输出端连接第四D触发器(D4)的时钟端；第一与非门(G10)的第一输入端连接第三D触发器(D3)的Q非输出端，其第二输入端连接第四D触发器(D4)的Q输出端；第五或非门(G11)的第一输入端连接第三反相器(G5)的输出端，其第二输入端连接第一与非门(G10)的输出端，其输出端连接第二与非门(G12)的第一输入端和第一与门(G15)的第一输入端；第二与非门(G12)的第二输入端连接第五D触发器(D5)的Q非输出端，其输出端连接第六反相器(G13)的输入端；第一与门(G15)的第二输入端连接第五反相器(G9)的输出端，其输出端连接所述电压检测模块中第四比较器(Comp4)的复位端；第二单稳态触发器的输入端连接所述第四检测信号，其输出端连接第五D触发器(D5)的时钟端；第一D触发器(D1)、第二D触发器(D2)、第三D触发器(D3)、第四D触发器(D4)和第五D触发器(D5)的数据输入端连接电源电压；所述驱动模块的输入端连接第六反相器(G13)的输出端，其输出端连接所述整流管的栅极。...

【技术特征摘要】
1.一种防止电流倒灌的同步整流控制电路，其特征在于，用于控制同步整流系统中的整流管，包括电压检测模块、逻辑控制模块和驱动模块，所述电压检测模块用于检测所述整流管的漏源电压并产生第一检测信号、第二检测信号、第三检测信号和第四检测信号；所述电压检测模块包括第四NDMOS管(M4)、第四比较器(Comp4)和第四电压源，第四比较器(Comp4)的同相输入端连接第四NDMOS管(M4)的源极，其反相输入端连接第四电压源的正向端，其输出端输出所述第四检测信号；第四NDMOS管(M4)的栅极连接电源电压，其漏极连接所述整流管的漏极；第四电压源的负向端连接所述整流管的源极；所述逻辑控制模块包括第一D触发器(D1)、第二D触发器(D2)、第三D触发器(D3)、第四D触发器(D4)、第五D触发器(D5)、第一计数器(Counter1)、第二计数器(Counter2)、第一反相器(G1)、第二反相器(G2)、第三反相器(G5)、第四反相器(G7)、第五反相器(G9)、第六反相器(G13)、第七反相器(G14)、第一或非门(G3)、第二或非门(G4)、第三或非门(G6)、第四或非门(G8)、第五或非门(G11)、第一与非门(G10)、第二与非门(G12)、第一与门(G15)、第一单稳态触发器和第二单稳态触发器，第二反相器(G2)的输入端连接所述第一检测信号，其输出端连接第一或非门(G3)的第一输入端；第一反相器(G1)的输入端连接使能信号(ENA)，其输出端连接第一或非门(G3)的第二输入端；第一D触发器(D1)的时钟端连接第二D触发器(D2)的时钟端、第二或非门(G4)的第一输入端和第一或非门(G3)的输出端，其复位端连接第七反相器(G14)的输出端，其Q输出端连接第二或非门(G4)的第二输入端，其Q非输出端连接第三或非门(G6)的第一输入端；第二D触发器(D2)的复位端连接所述使能信号(ENA)，其Q非输出端连接第三或非门(G6)的第二输入端和第二或非门(G4)的第三输入端；第二或非门(G4)的输出端连接第三反相器(G5)的输入端、第三D触发器(D3)、第四D触发器(D4)和第五D触发器(D5)的复位端；第一计数器(Counter1)的使能端连接第三或非门(G6)的输出端，其时钟端连接时钟信号，其最大位输出连接第七反相器(G14)的输入端；第二计数器(Counter2)的使能端连接第五或非门(G11)的输出端，其时钟端连接所述时钟信号，其最大位输出连接第五反相器(G9)的输入端；第四反相器(G7)的输入端连接所述第二检测信号，其输出端连接第四或非门(G8)的第一输入端；第四或非门(G8)的第二输入端连接第五反相器(G9)的输出端，其输出端连接第三D触发器(D3)的时钟端；第一单稳态触发器的输入端连接所述第三检测信号，其输出端连接第四D触发器(D4)的时钟端；第一与非门(G10)的第一输入端连接第三D触发器(D3)的Q非输出端，其第二输入端连接第四D触发器(D4)的Q输出端；第五或非门(G11)的第一输入端连接第三反相器(G5)的输出端，其第二输入端连接第一与非门(G10)的输出端，其...

【专利技术属性】
技术研发人员：李泽宏，熊涵风，赵念，张成发，罗仕麟，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51