用于随机计算的多加数加法电路制造技术

一种多加数加法电路，用于随机计算中极化表示法下的多加数加法，涉及数字电路领域。多加数加法电路包括缓存电路和计算电路，其中缓存电路用于将待缓存的数据存储至少一个周期并输出；计算电路用于对多个比特流数据和缓存数据进行处理，输出一个比特流数据和待缓存的数据。其中，输出的一个比特流数据为求和数据与缓存数据的和除以缩减系数得到的商的值；输出的待缓存的数据为截止到当前周期的所有求和数据的和除以缩减系数得到的余数，其中求和数据为多个第一比特流数据中值为1的比特流的个数。通过缓存电路来保存每个周期的部分计算结果，提高了多加数加法电路的计算精度。

Multiple Addition Circuit for Random Computing

【技术实现步骤摘要】
用于随机计算的多加数加法电路
本专利技术涉及随机计算领域，尤其涉及一种多加数加法电路。
技术介绍
在随机计算中，输入数据和输出数据通常为极化表示法下的比特流。例如，在单极(Unipolar)极化表示法中，对于一个长度为N位的比特流X，若其中包含N1个1以及N0(N0＝N-N1)个0，则该比特流X表示了数字Px＝N1/N。以一个8位的比特流01001001为例，在单极极化表示法中，它代表数字3/8。对于常见的计算，例如多加数加法的计算，极化表示法下的比特流可以通过简单的逻辑电路来实现。如图1所示的是一种用于随机计算的多加数加法电路100，包括多个两输入加法电路110。多加数加法电路100接收随机计算中代表数字的多个比特流A0-AN-1，并产生一个比特流S，其中：两输入加法电路110为两输入选择器，其数据输入端接收两个输入的比特流，信号选择端接收极化表示法下的值为0.5的选择比特流，例如采用单极极化表示法的比特流01011100。两输入加法电路110通过对两个输入的比特流进行概率为50％的随机选择，从而实现两输入加法电路的功能。多加数加法电路100通过多个呈树形结构的两输入加法电路110本文档来自技高网...

【技术保护点】
1.一种用于随机计算的多加数加法电路，其特征在于，包括：缓存电路和计算电路；其中，所述缓存电路用于将缓存输入数据存储至少一个周期，并作为缓存输出数据输入至所述计算电路；所述计算电路用于对输入至所述计算电路的多个第一比特流数据和所述缓存输出数据进行计算，输出第二比特流数据和所述缓存输入数据；其中，所述缓存输入数据为截止到当前周期的所有周期的求和数据的和除以缩减系数得到的余数，其中，每个周期的所述求和数据为每个周期的所述多个第一比特流数据中值为1的第一比特流数据的个数，所述第二比特流数据为所述每个周期的所述求和数据与所述缓存输出数据的和除以所述缩减系数得到的商，所述多个第一比特流数据和所述第二比特...

【技术特征摘要】
1.一种用于随机计算的多加数加法电路，其特征在于，包括：缓存电路和计算电路；其中，所述缓存电路用于将缓存输入数据存储至少一个周期，并作为缓存输出数据输入至所述计算电路；所述计算电路用于对输入至所述计算电路的多个第一比特流数据和所述缓存输出数据进行计算，输出第二比特流数据和所述缓存输入数据；其中，所述缓存输入数据为截止到当前周期的所有周期的求和数据的和除以缩减系数得到的余数，其中，每个周期的所述求和数据为每个周期的所述多个第一比特流数据中值为1的第一比特流数据的个数，所述第二比特流数据为所述每个周期的所述求和数据与所述缓存输出数据的和除以所述缩减系数得到的商，所述多个第一比特流数据和所述第二比特流数据为极化表示法下的数据，所述缩减系数为预设的参数，所述周期为所述多个第一比特流数据输入的周期。2.根据权利要求1所述的一种用于随机计算的多加数加法电路，其特征在于，所述计算电路包括求和电路，其中，所述求和电路用于接收所述多个第一比特流数据，并产生第一中间数据，所述第一中间数据为所述求和数据。3.根据权利要求1或2所述的一种用于随机计算的多加数加法电路，其特征在于，所述计算电路还包括加法电路，其中所述加法电路用于接收所述求和电路产生的所述第一中间数据和所述缓存电路产生的所述缓存输出数据，并产生第二中间数据，所述第二中间数据为所述第一中间数据和所述缓存输出数据的和。4.根据权利要求1至3任意一项所述的一种用于随机计算的多加数加法电路，其特征在于，所述计算电路还包括比较电路，其中，所述比较电路用于接收所述加法电路产生的所述第二中间数据，与所述缩减系数比较并产生所述第二比特流数据，其中，当所述第二中间数据大于或等于所述缩减系数，所述第二比特流数据为1，当所述第二中间数据小于所述缩减系数，所述第二比特流数据为0。5.根据权利要求1至4任意一项所述的一种用于随机计算的多加数加法电路，其特征在于，所述计算电路还包括减法电路，其中，所述减法电路用于接收所述加法电路产生的所述第二中间数据和所述比较电路产生的所述第二比特流数据，产生所述缓存输入数据，其中，当所述第二比特流数据为1时，所述缓存输入数据为所述第二中间数据与所述缩减系数的差，当所述第二比特流数据为0时，所述缓存输入数据为所述第二中间数据。6.根据权利要求1至5任意一项所述的一种用于随机计算的多加数加法电路，其特征在于，所述缓存电路的容量的比特数至少为以2为底的所述缩减系数的对数。7.根据权利要求1至6任意一项所述的一种用于随机计算的多加数加法电路，其特征在于，所述缓存电路为寄存器。8.根据权利要求2至7任意一项所述的一种用于随机计算的多加数加法电路，其特征在于，所述求和电路为并行计数器。9.根据权利要求4至8任意一项所述的一种用于随机计算的多加数加法电路，其特征在于，当所述缩减系数为2的整数次幂时，所述比较电路产生的所述第二比特流数据为所述第二中间数据的最高位，其中所述第二中间数据为二进制表示的数据。10.根据权利要求5至9任意一项所述的一种用于随机计算的多加数加法电路，其特征在于，当所述缩减系数为2的整数次幂时，所述减法电路产生的所述当前周期的缓存数据为所述第二中间数据的次高位至最低位，其中所述第二中间数据为二进制表示的数据。11.一种用于随机计算的多加数加法电路，其特征在于，包括：求和电路、加法电路、比较电路、减法电路和一个或多个缓存电路；其中，所述求和电路用于接收多个第一比特流数据，计算每个周期的所述多个第一比特流数据中值为1的第一比特流数据的个数，并产生第一中间数据；所述加法电路将所述第一中间数据和第三中间数据相加，产生第二中间数据，所述第三中间数据为所述减法电路的输出；所述比较电路接收所述第二中间数据，产生第二比...

【专利技术属性】
技术研发人员：张健，唐样洋，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东,44