电流重复使用电路制造技术

根据本实施方案的显示装置包括：第一电路，配置为处理位于第一顶电压和第一底电压之间的信号；第二电路，配置为处理位于第二顶电压和第二底电压之间的信号；以及第二电路电源，配置为接收由所述第一电路提供的电流，并向所述第二电路提供所述第二顶电压。

Current reuse circuit

【技术实现步骤摘要】
电流重复使用电路相关申请的交叉引用本申请要求2018年3月7日提交的韩国专利申请No.10-2018-0026892的优先权和权益，其公开内容通过引用整体并入本文。
本专利技术涉及一种配置为允许电流被重复使用的电路。
技术介绍
在以高电压工作的电路中，N沟道金属氧化物半导体(NMOS)晶体管或NMOS晶体管和P沟道金属氧化物半导体(PMOS)晶体管插入在顶电压轨(topvoltagerail)和底电压轨(bottomvoltagerail)之间以执行目标功能，并且是电连接的。从顶电压轨提供的电压和电流被施加到晶体管，使得晶体管服务于目标功能。通过晶体管的电流被提供给底电压轨。
技术实现思路
在传统电路中，提供给底电压轨的电流不被重复使用，而是被刷新到地电势或参考电势，因此消耗功率。例如，在配置为在9V的顶电压和2V的底电压之间工作的电路中，由2V的底电压收集的电流不被重复使用，并且流向参考电势或地电势，因此消耗功率。实施方案的目的是重复使用从高压电路的底电压轨收集的电流，以减少不必要的功率消耗。本专利技术的一个方面提供了一种显示装置，包括：第一电路，配置为处理位于第一顶电压和第一底电压之间的信号；第二电路，配置为处理位于第二顶电压和第二底电压之间的信号；以及第二电路电源，配置为接收由所述第一电路提供的电流，并向所述第二电路提供所述第二顶电压。附图说明通过参照附图详细描述本专利技术的示例性实施方案，本专利技术的上述和其它目的、特征和优点对本领域的普通技术人员来说将变得更加清楚，其中：图1是示出显示系统的示意图；图2为根据本实施方案的源驱动器的示意性框图；图3是示出根据本实施方案的在其上形成有源驱动器的硅衬底的示意性截面图；图4至图6为根据本实施方案的高压(HV)电路、低压电路与低压电源之间的连接关系的示意图；图7A、图7B、图8A、图8B、图9A、图9B是示出HV电路(400)的实施方案的示意性电路图；图10是示出电流旁路电路的实施方案的示意性电路图；与图11是示出防止回流电路的实施方案的示意性电路图。具体实施方式由于与本专利技术相关的描述是作为用于描述其结构和功能的示例性实施方案而提供的，因此不应解释为本专利技术的范围限于说明书中描述的实施方案。即，由于实施方案易于进行各种修改和替换形式，因此应当理解，本专利技术的范围覆盖落入本专利技术的精神内的等同物。同时，说明书中描述的术语应当理解如下。术语第一、第二等在本文中用于区分一个元件与另一个元件，并且本专利技术的范围不限于此。例如，第一元件可以被称为第二元件，第二元件可以类似地被称为第一元件。除非上下文另外清楚地指示，单数形式“一”、“一个”和“该”也旨在包括复数形式。还应当理解，术语“包括”、“包含”和/或“含有”在用于本文时，详细说明存在所述特征、整数、步骤、操作、元件、部件和/或其组，但不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、部件和/或其组。用于描述本专利技术实施方案的术语“和/或”用于表示其每一个和全部。例如，应当理解，表述“A和/或B”表示“A、B以及A和B”的全部。虽然描述了本专利技术的实施方案，但是在确定需要区分被配置为执行类似功能的多个元件的情况下，向其添加诸如a、b、c、1、2、3等的符号来描述元件，但是在不需要区分多个元件的情况下，可以不添加符号来描述元件。虽然描述了实施方案，但是不区分单线、差分线和总线。然而，在需要区分单端信号线、差分信号线和总线的情况下，对它们进行区分和描述。除非另有定义，否则本文所用的所有术语应解释为本专利技术所属领域的通常含义。还应当理解，除非在本文中明确地这样定义，否则常用的术语也应当被解释为在相关领域中的通常含义，而不是理想化的或过于正式的含义。以下，将参考附图描述根据本实施方案的电流重复使用电路的示例。图1是显示系统的示意图。参照图1，显示系统包括显示面板、栅极驱动器、源驱动器1a至源驱动器1n以及定时(timing)控制器，该定时控制器配置为改变外部提供的屏幕源的特性或者根据显示系统的分辨率和特性来调整驱动时刻。定时控制器和源驱动器1a至源驱动器1n可以根据显示面板的特性而单独形成，或者如附图所示，定时控制器和源驱动器1a至源驱动器1n可以形成为一个芯片。图2为本实施方案的源驱动器1的示意性框图。请参照图2，源驱动器1包括移位寄存器、数据锁存器、采样/保持(S/H)寄存器、包括电平转换器的栅极驱动器电路、数字模拟转换器(DAC)以及放大器。作为一个示例，放大器可以是具有单位增益的缓冲器。移位寄存器顺序地移位并输出起始脉冲(SP)。数据锁存器锁存并提供图像数据，S/H寄存器根据SP对被锁存的图像信号进行采样得到采样数据，并保持所述采样数据以向电平转换器提供所述采样数据。电平转换器接收数字位以提供输出信号，该输出信号的电平被转换以使输出信号的电平在上限电压和下限电压之间摆动。作为一个示例，DAC接收伽马(gamma)电压，将电平转换器提供的输出信号转换为模拟信号，并向放大器提供模拟信号；以及，放大器放大模拟信号，并向显示面板提供该模拟信号，从而显示与输入数据相对应的图像。作为另一示例，DAC接收作为上限电压的电压和作为下限电压的电压，其中，在所述上限电压中，在伽马(gamma)电压的上限值上加上了上净空电压；在所述下限电压中，伽马(gamma)电压降低了下净空电压。图3是示出根据本实施方案的在其上形成有源驱动器的硅衬底的示意性截面图。源驱动器1可以形成在半导体衬底sub上。根据图3所示的示例，半导体衬底sub可以掺杂有p型掺杂剂。根据位于相应区域的电路工作的电压范围和/或输入和输出信号的电压范围，半导体衬底sub可以被分成多个区域，例如低电压区、高电压区等。例如，低电压(LV)电路500，诸如以相对低的电压工作的数字电路，位于低电压区中。在高电压区中，电平转换器(见图2)配置为接收图像数据，该图像数据是由设置在低电压区中的数字电路提供的数字信号，并且该电平转换器配置为将该信号的电平转换至足以驱动DAC的电压，该DAC(见图2)由电平转换器驱动以生成与图像数据、放大器等相对应的灰度电压。低电压区和高电压区可以形成于三阱结构中。三阱结构包括形成在p型衬底中的深N阱(DNW)、在DNW中的设置有P沟道金属氧化物半导体(PMOS)晶体管的N阱(NW)、以及设置有N沟道金属氧化物半导体(NMOS)晶体管的P阱(PW)。作为未示出的三阱的示例，PW形成于DNW中，并且其中设置有PMOS晶体管的NW形成于PW中。低于提供给高电压区的驱动电压的低驱动电压VDD,LV和VSS,LV被提供给低电压区。根据图3所示的实施方案，用低驱动电压VDD,LV和VSS,LV驱动的电路设置在低电压区中。以这对低驱动电压VDD,LV和VSS,LV工作的电路设置在NW和PW内，并且NW和PW被偏置至低驱动电压VDD,LV和VSS,LV。作为示例，低驱动电压VDD,LV和VSS,LV分别为1.2V和0V。作为另一示例，低驱动电压VDD,LV和VSS,LV分别为1.8V和0V。作为未示出的示例，在低电压区中可以设置其中电路以多个低驱动电压工作的多个区域。高电压区具有三阱结构，PMOS器件和NMOS器件分别设置在三阱结构中包含的NW和PW中。图3示出了高电压区的示例本文档来自技高网...

【技术保护点】
1.一种显示装置，包括：第一电路，配置为处理位于第一顶电压和第一底电压之间的信号；第二电路，配置为处理位于第二顶电压和第二底电压之间的信号；和第二电路电源，配置为接收由所述第一电路提供的电流，并向所述第二电路提供所述第二顶电压。

【技术特征摘要】
2018.03.07 KR 10-2018-00268921.一种显示装置，包括：第一电路，配置为处理位于第一顶电压和第一底电压之间的信号；第二电路，配置为处理位于第二顶电压和第二底电压之间的信号；和第二电路电源，配置为接收由所述第一电路提供的电流，并向所述第二电路提供所述第二顶电压。2.如权利要求1所述的显示装置，其中，所述第一电路包括显示驱动电路，所述显示驱动电路具有电平转换电路、数模转换器和数据驱动放大器的预驱动器中的任一个或多个。3.如权利要求1所述的显示装置，其中，所述第一电路包括多个驱动电路，每个所述驱动电路配置为驱动单个数据通道。4.如权利要求1所述的显示装置，其中，所述第一电路包括一个或多个显示像素。5.如权利要求1所述的显示装置，其中，所述第二电路包括数字逻辑电路。6.如权利要求1所述的显示装置，其中，所述第二电路包括定时控制器电路。7.如权利要求1所述的显示装置，其中，所述第一底电压的电压值大于所述第二顶电压的电压值。8.如权利要求1所述的显示装置，其中，提供给所述第一电路的所述第一底电压是能够根据所述第一电路的动态范围选择的。9.如权利要求1所述的显示装置，还包括防止回流电路，其中，所述防止回流电路插入在配置为提供所述第一顶电压的顶部电源轨和所述第一电路之间，并且当所述底电压大于所述顶电压时，所述防止回流电路断开。10.如权利要求1所述的显示装置，还包括防止回流电路，其中，所述防...

【专利技术属性】
技术研发人员：金晖哲，李玟宰，
申请(专利权)人：二劳额市首有限公司，阿科尼克株式会社，
类型：发明
国别省市：韩国,KR