一种可配置通道的数据处理系统及方法技术方案

本发明专利技术提出了一种可配置通道的数据处理系统及方法，所述方法包括：自定义配置功能模块中的数据处理通道数量为n；基于n个数据处理通道，生成n个数据处理通道与数据发送模块、数据接收模块之间的接口信号；将功能模块例化成n个数据处理通道，并使n个数据处理通道分别通过对应的接口信号与数据发送模块、数据接收模块进行信号连接；数据发送模块复用发送数据代码，并根据预定规则向功能模块中的n个数据处理通道发送待处理的数据包；数据接收模块复用接收数据代码，并根据预定规则接收功能模块中的n个数据处理通道处理过的数据包。本发明专利技术能够在不修改代码的前提下，实现新增或减少数据处理通道，且代码可以复用，节约书写代码的时间，提高处理效率。

A Configurable Channel Data Processing System and Method

【技术实现步骤摘要】
一种可配置通道的数据处理系统及方法
本专利技术涉及数据安全
，尤其涉及一种可配置通道的数据处理系统及方法。
技术介绍
FPGA(Field-ProgrammableGateArray)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。在信息安全日益受到人们重视的信息化时代，数据处理及存储产品要求不止具有处理数据的功能，还需要具有病毒防护和加解密的功能。针对此项要求，目前市场上有软件加解密和硬件加解密两种方案，而其中硬件加解密由于其速度快，安全性高而受到研究者的重视。现有技术中，硬件加解密较多地采用FPGA实现。一次加解密任务可能会包含多个待处理的数据包，多次加解密任务也可能需要同时处理，为了实现对多个数据包进行并行加解密处理，通常会配置多个数据处理通道。传统上，为了满足对上述多个数据包的并行加解密处理模式，通常会配置适当数量、适当比例的数据处理通道；待下一次任务处理时，数据处理通道可能需要重新例化。同时，在数据发送端和数据接收端需要添加代码及接口信号，以适配多个数据处理通道。然而，由于不同的处理任务，可能会配置不同的数据处理通道，从而导致每个数据处理通道对应代码及接口信号需要重复添加，占用操作人员较多时间去书写代码，且处理效率不高。
技术实现思路
鉴于上述内容，有必要提供一种可配置通道的数据处理系统及方法，其数据处理通道是可以自定义配置的，有效提高了数据加解密处理的效率。本专利技术第一方面提出一种可配置通道的数据处理系统，所述数据处理系统包括：数据发送模块、功能模块以及数据接收模块；所述功能模块，包括至少一个数据处理通道，每个数据处理通道能够对数据包进行一次独立的运算处理，且至少一个数据处理通道的数量是可配置的；所述数据发送模块，用于接收来自外部的数据包并进行缓存处理，以待所述功能模块读取；添加有发送数据代码及第一接口信号，通过所述第一接口信号与至少一个数据处理通道连接，通过所述发送数据代码向至少一个数据处理通道发送待处理的数据包；所述数据接收模块，用于接收所述功能模块中每个数据处理通道处理过的数据包；添加有接收数据代码及第二接口信号，通过所述第二接口信号与至少一个数据处理通道连接，通过所述接收数据代码接收至少一个数据处理通道处理过的数据包。本方案中，每一个数据处理通道能够采用消息摘要算法实现对数据包的数字签名及验证、消息认证码生成及验证，和/或，采用对称密码算法对数据包进行加解密处理。进一步的，每个数据处理通道包括前缓存区、数据处理区以及后缓存区；所述前缓存区位于所述数据处理区的前端，其用于对流入的数据包进行预存，以对所述数据处理区进行不间断的供应数据包；所述数据处理区用于对数据包进行运算处理；所述后缓存区位于所述数据处理区的后端，其用于对所述数据处理区处理过的数据包进行暂存，以备所述数据接收模块获取。本方案中，所述数据发送模块、所述功能模块以及所述数据接收模块分别集成在FPGA芯片上。本专利技术第二方面还提出一种应用上述数据处理系统的数据处理方法，所述数据处理系统包括数据发送模块、功能模块以及数据接收模块，所述数据处理方法包括：自定义配置所述功能模块中的数据处理通道的数量为n；基于n个数据处理通道，生成n个数据处理通道与数据发送模块、数据接收模块之间的接口信号；将所述功能模块例化形成n个数据处理通道，并使n个数据处理通道分别通过对应的接口信号与数据发送模块、数据接收模块进行信号连接；所述数据发送模块复用发送数据代码，并根据预定规则向所述功能模块中的n个数据处理通道发送待处理的数据包；n个数据处理通道分别接收待处理的数据包，并进行运算处理；所述数据接收模块复用接收数据代码，并根据预定规则接收所述功能模块中的n个数据处理通道处理过的数据包。本方案中，每一个数据处理通道能够采用消息摘要算法实现对数据包的数字签名及验证、消息认证码生成及验证，和/或，采用对称密码算法对数据包进行加解密处理。进一步的，每个数据处理通道包括前缓存区、数据处理区以及后缓存区；所述前缓存区位于所述数据处理区的前端，其用于对流入的数据包进行预存，以对所述数据处理区进行不间断的供应数据包；所述数据处理区用于对数据包进行运算处理；所述后缓存区位于所述数据处理区的后端，其用于对所述数据处理区处理过的数据包进行暂存，以备所述数据接收模块获取。优选的，所述预定规则为轮询。本方案中，所述数据发送模块、所述功能模块以及所述数据接收模块分别集成在FPGA芯片上。优选的，n的取值范围为2-10。本专利技术通过自定义配置所述功能模块中的数据处理通道的数量为n；并基于n个数据处理通道，生成n个数据处理通道与数据发送模块、数据接收模块之间的接口信号；然后将所述功能模块例化形成n个数据处理通道，并使n个数据处理通道分别通过对应的接口信号与数据发送模块、数据接收模块进行信号连接；所述数据发送模块复用发送数据代码，并根据预定规则向所述功能模块中的n个数据处理通道发送待处理的数据包；n个数据处理通道分别接收待处理的数据包，并进行运算处理（如加解密处理）；所述数据接收模块复用接收数据代码，并根据预定规则接收所述功能模块中的n个数据处理通道处理过的数据包。本专利技术在不修改代码的前提下，可以实现新增或减少数据处理通道，代码简洁并可以复用，从而节约操作人员书写代码的时间，提高加解密处理效率。与此同时，还可以避免操作人员因书写过多代码而造成失误率过高的问题，进一步提升了系统的可靠性。本专利技术的附加方面和优点将在下面的描述部分中变得明显，或通过本专利技术的实践了解到。附图说明本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：图1示出了本专利技术一种可配置通道的数据处理系统的框图；图2示出了本专利技术一种数据处理通道的框图；图3示出了本专利技术一种可配置通道的数据处理方法流程图。如下具体实施方式将结合上述附图进一步说明本专利技术。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明的是，当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中组件。除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。图1示出了本专利技术一种可配置通道的数据处理系统的框图。如图1所示，本专利技术第一方面提出一种可配置通道的数据处理系统，所述数据处理系统包括：数据发送模块、功能模块以及数据接收模块；所述数据发送模块，用于接收来自外部的数据包并进行缓存处理，以待所述功能模块读取；所述功能模块，包括至少一个数据处理通道，每个数据处理通道能够对数据包进行一次独立的运算处理，且至少一个数据处理通道的数量是可配置的；所述数据接收模块，用于接收所述本文档来自技高网...

【技术保护点】
1.一种可配置通道的数据处理系统，其特征在于，所述数据处理系统包括：数据发送模块、功能模块以及数据接收模块；所述功能模块，包括至少一个数据处理通道，每个数据处理通道能够对数据包进行一次独立的运算处理，且至少一个数据处理通道的数量是可配置的；所述数据发送模块，用于接收来自外部的数据包并进行缓存处理，以待所述功能模块读取；添加有发送数据代码及第一接口信号，通过所述第一接口信号与至少一个数据处理通道连接，通过所述发送数据代码向至少一个数据处理通道发送待处理的数据包；所述数据接收模块，用于接收所述功能模块中每个数据处理通道处理过的数据包；添加有接收数据代码及第二接口信号，通过所述第二接口信号与至少一个数据处理通道连接，通过所述接收数据代码接收至少一个数据处理通道处理过的数据包。

【技术特征摘要】
1.一种可配置通道的数据处理系统，其特征在于，所述数据处理系统包括：数据发送模块、功能模块以及数据接收模块；所述功能模块，包括至少一个数据处理通道，每个数据处理通道能够对数据包进行一次独立的运算处理，且至少一个数据处理通道的数量是可配置的；所述数据发送模块，用于接收来自外部的数据包并进行缓存处理，以待所述功能模块读取；添加有发送数据代码及第一接口信号，通过所述第一接口信号与至少一个数据处理通道连接，通过所述发送数据代码向至少一个数据处理通道发送待处理的数据包；所述数据接收模块，用于接收所述功能模块中每个数据处理通道处理过的数据包；添加有接收数据代码及第二接口信号，通过所述第二接口信号与至少一个数据处理通道连接，通过所述接收数据代码接收至少一个数据处理通道处理过的数据包。2.根据权利要求1所述的数据处理系统，其特征在于，每一个数据处理通道能够采用消息摘要算法实现对数据包的数字签名及验证、消息认证码生成及验证，和/或，采用对称密码算法对数据包进行加解密处理。3.根据权利要求1所述的数据处理系统，其特征在于，每个数据处理通道包括前缓存区、数据处理区以及后缓存区；所述前缓存区位于所述数据处理区的前端，其用于对流入的数据包进行预存，以对所述数据处理区进行不间断的供应数据包；所述数据处理区用于对数据包进行运算处理；所述后缓存区位于所述数据处理区的后端，其用于对所述数据处理区处理过的数据包进行暂存，以备所述数据接收模块获取。4.根据权利要求1所述的数据处理系统，其特征在于，所述数据发送模块、所述功能模块以及所述数据接收模块分别集成在FPGA芯片上。5.一种应用权利要求1所述的数据处理系统的数据处理方法，所述数据处理...

【专利技术属性】
技术研发人员：李银龙，吴世勇，杨光，王斌，王凯霖，余军，武元杰，徐诺，陈晓，王中原，苏庆会，
申请(专利权)人：郑州信大捷安信息技术股份有限公司，
类型：发明
国别省市：河南,41