一种顶层HDL文件生成方法和装置、计算机可读存储介质制造方法及图纸

本申请公开了一种顶层硬件描述语言HDL文件生成方法和装置、计算机可读存储介质，所述方法包括获取文件清单，所述文件清单包括多个文件及各个文件对应的模块的层次信息，所述层次信息为顶层模块或子模块；读取各个文件对应的HDL程序代码，根据HDL程序代码提取模块信息，将提取的模块信息转化成可扩展标记语言文本配置文件；响应于用户的第一操作，在所述文本配置文件中添加模块整合信息；解析所述文本配置文件，根据解析到的模块信息和模块整合信息生成顶层HDL文件。本申请能够使得模块整合过程充分地自动化，减少了开发人员模块整合过程的工作量。

A Top-level HDL File Generation Method and Device, Computer Readable Storage Media

【技术实现步骤摘要】
一种顶层HDL文件生成方法和装置、计算机可读存储介质
本申请涉及但不限于计算机
，尤其涉及一种顶层HDL文件生成方法和装置、计算机可读存储介质。
技术介绍
在开发过程中，常常会因为底层Verilog/SystemVerilog代码(Verilog与SystemVerilog均为硬件描述语言，用于描述硬件的逻辑、结构和层次)的修改而需要对顶层代码进行多处改动；在系统模块整合时，还需要编写顶层模块的Verilog/SystemVerilog代码。对于复杂系统，编写和排版顶层Verilog/SystemVerilog代码的工作量非常大，这个过程非常繁琐。由于可扩展标记语言(ExtensibleMarkupLanguage，XML)文件非常容易地能被脚本处理，现有技术中会利用XML编写配置文件，再利用编写的配置文件和脚本生成Verilog/SystemVerilog代码，这样就可以快速地生成正确、整齐、风格一致的代码。但是，利用XML生成Verilog/SystemVerilog代码的前提是编写文本配置文件的工作量要小于直接编写Verilog/SystemVerilog代码的工作量，并本文档来自技高网...

【技术保护点】
1.一种顶层硬件描述语言HDL文件生成方法，其特征在于，包括：获取文件清单，所述文件清单包括多个文件及各个文件对应的模块的层次信息，所述层次信息为顶层模块或子模块；读取各个文件对应的HDL程序代码，根据HDL程序代码提取模块信息，将提取的模块信息转化成文本配置文件；响应于用户的第一操作，在所述文本配置文件中添加模块整合信息；解析所述文本配置文件，根据解析到的模块信息和模块整合信息生成顶层HDL文件。

【技术特征摘要】
1.一种顶层硬件描述语言HDL文件生成方法，其特征在于，包括：获取文件清单，所述文件清单包括多个文件及各个文件对应的模块的层次信息，所述层次信息为顶层模块或子模块；读取各个文件对应的HDL程序代码，根据HDL程序代码提取模块信息，将提取的模块信息转化成文本配置文件；响应于用户的第一操作，在所述文本配置文件中添加模块整合信息；解析所述文本配置文件，根据解析到的模块信息和模块整合信息生成顶层HDL文件。2.根据权利要求1所述的方法，其特征在于，所述模块信息包括模块名、参数定义及默认值、端口信息，所述端口信息包括端口名及其方向、位宽、组数。3.根据权利要求1所述的方法，其特征在于，所述文本配置文件的格式为可扩展标记语言XML、超文本标记语言HTML、文本文档TXT或数字音频带DAT格式。4.根据权利要求1所述的方法，其特征在于，所述将提取的模块信息转化成文本配置文件，包括：将所述提取的模块信息按对应的层次结构存入哈希表中；创建所述文本配置文件，并在所述文本配置文件中打印首行声明；提取哈希表中的所述顶层模块的模块信息，将所述顶层模块的模块信息转化成第一文本，并将第一文本打印到所述文本配置文件中的首行声明之后；提取哈希表中的所述子模块的模块信息，将所述子模块的模块信息转化成第二文本，并将第二文本打印到所述文本配置文件中的所述顶层模块的模块信息之后。5.根据权利要求1所述的方法，其特征在于，在所述文本配置文件中添加模块整合信息，包括以下至少之一：确认或修改所述顶层模块的模块信息；确认所述子模块的例化份数；确认或修改所述子模块的模块信息；添加模块连接关系。6.根据权利要求1所述的方法，其特征在于，所述解析所述文本配置文件，包括：读取所述文本配置文件中的一行文本内...

【专利技术属性】
技术研发人员：韩晓晶，郑荐轩，
申请(专利权)人：大唐微电子技术有限公司，
类型：发明
国别省市：北京,11