一种提取信号变化沿的快照电路制造技术

本发明专利技术属于集成电路技术领域，具体为一种提取信号变化沿的快照电路。本发明专利技术包括：使能与时钟控制电路和快照输出电路；使能与时钟控制电路用于产生控制快照输出电路工作的信号，包括使能、复位与时钟信号；快照输出电路用于在使能与时钟控制电路控制下，在使能窗口信号有效区间内，被提取时钟变化沿到来后，产生一个变化沿信号；之后被适当复位，准备输出下一个变化沿信号，其输出为快照信号变化沿，反映被提取信号的相位信息。本发明专利技术处理高频率的被提取信号，输出信号频率接近参考时钟信号，从而降低相位信息处理电路工作频率，减少相位信息处理电路的功耗与设计难度。

A Snapshot Circuit for Extracting Signal Change Edge

【技术实现步骤摘要】
一种提取信号变化沿的快照电路
本专利技术属于集成电路
，具体涉及一种提取信号变化沿的快照电路。
技术介绍
时钟产生电路广泛应用于各种电路系统中。为了获取所需的频率和噪声性能的时钟，一般使用锁相环（Phase-LockedLoop,PLL），倍频延迟锁定环（MultiplyingDelay-LockedLoop,MDLL）等闭环系统为核心的时钟产生电路。闭环系统需要检测输出信号与参考时钟信号之间的误差，进而调整输出，使得误差逐渐趋近于零。在开环系统中，如注入锁定时钟倍频器（Injection-LockedClockMultiplier,ILCM），也需要负反馈环路将振荡器的频率调整至目标频率。在现有技术中，模拟系统通常使用鉴频鉴相器（PhaseFrequencyDetector，PFD）或亚采样鉴相器（Sub-SamplingPhaseDetector,SSPD）检测输出信号与输入参考时钟信号的误差，而数字系统中通常使用时间数字转换器（Time-to-DigitalConverter,TDC）检测输出信号与输入参考时钟信号的时间误差。若闭环系统中使用了鉴频鉴相器或时间数字转换器和分频器，误差检测电路输出信号的输入参考时钟信号频率一致，但系统带内噪声较大；若闭环系统中使用了亚采样鉴频器或时间数字转换器，直接比较系统输出信号与输入参考时钟信号，则误差检测电路需要处理高频率的系统输出信号，通常高达数吉赫兹以上，设计难度较高。已有的快照电路设计只能在参考时钟信号的上升沿之后提取信号变化沿，上述情况中，误差检测电路每个输入参考时钟信号周期内，进行一次检测，系统进行一次调整。为了优化系统噪声性能，降低误差检测电路的设计难度，提高系统工作效率，相关领域技术人员希望采用直接比较系统输出信号与输入参考时钟信号，同时保持误差检测电路处理的信号均为低频率的信号，并且能够在一个输入参考时钟信号周期内获得更多的系统输出信号的相位误差信息，更多的相位误差信息还可以被应用于系统后台数字校正中。
技术实现思路
本专利技术的目的在于提供一种相位信息获取效率高的提取信号变化沿的快照电路。本专利技术提供的提取信号变化沿的快照电路，是将被提取信号的相位信息信号，转换到更低的频率，使误差比较电路（如鉴频鉴相器或时间数字转换器等）直接比较获得、处理被提取信号与输入参考时钟信号误差信息。同时，在一个输入参考时钟信号的一个周期内，由上升沿或下降沿触发工作，获得两次相位信息，因此提高了相位信息获取的效率。本专利技术提供的提取信号变化沿的快照电路，包括：使能与时钟控制电路，快照输出电路；其中，所述使能与时钟控制电路用于产生控制快照输出电路工作的信号，包括使能、复位与时钟信号；所述快照输出电路，用于在使能与时钟控制电路控制下，在使能窗口信号有效区间内，被提取时钟变化沿到来后，产生一个变化沿信号；之后被适当复位，准备输出下一个变化沿信号，其输出为快照信号变化沿，其反映被提取信号的相位信息。本专利技术提供的提取信号变化沿的快照电路，沿用输出信号的变化沿表示被提取信号的变化沿，被表示的被提取信号的变化沿在参考时钟信号的变化沿之后，参考时钟信号的变化沿包括上升沿或下降沿。本专利技术中，参考时钟信号变化沿形式选择有：（1）只有上升沿有效；（2）只有下降沿有效；（3）上升沿与下降沿均有效。如此灵活地选择工作模式，满足不同系统需求，在低功耗场景下减少有效的工作次数，在高性能场景下则可以每参考时钟周期工作两次，获取更多相位信息。在不同的实施例中，快照输出信号有多种表示被提取信号变化沿的形式，可以用上升沿或下降沿表示，取决于系统需求。具体如：（1）用输出信号的上升沿表示被提取信号的变化沿；（2）用输出信号的下降沿表示被提取信号的变化沿。提取被提取信号的上升沿或是下降沿，可以设计不同具体的快照输出电路实现。本专利技术中，输入信号包括：参考时钟信号，作为提供本电路的参考变化沿，包括上升沿或上升沿；被提取时钟信号，用于被提取变化沿的对象，其变化沿，包括上升沿或下降沿，被本电路的输出的变化沿表示；复位信号，用于复位内部电路，使内部寄存器复位至初始状态，并使输出为默认静止状态；本专利技术中，输入信号还包括：参考时钟变化沿选择信号，用于选择电路提取变化沿的工作开始于参考时钟信号的上升沿或下降沿。本专利技术中，所述的使能与时钟控制电路，包括：使能信号产生电路，用于在参考时钟变化沿到来后产生有效的使能信号；使能窗口信号产生电路，用于根据使能信号产生一个在一定时间宽度有效的使能窗口信号；触发时钟信号产生电路，用于在使能窗口信号有效的时间内，基于被提取信号产生一个时钟信号。本专利技术中，所述使能信号产生电路，在参考时钟变化沿的触发下，其输出使能信号从定义为无效的状态，变化为有效的状态。一种可能的实施例中，所述使能信号产生电路由D触发器实现，其数据输入端口连接参考信号；若需要提取被提取信号的上升沿，时钟输入端口连接被提取信号的反相信号，若需要提取被提取信号的下降沿，时钟输入端口连接被提取信号的正相信号，输出作为使能信号，正相输出端口对应正相使能信号，反相输出端口对应反相使能信号。本专利技术中，所述使能窗口信号产生电路，在使能信号后，输出使能窗口信号从定义为无效的状态，变化为有效的状态，一段时间后，从定义为有效的状态，变化为无效的状态，即输出一个具有一定时间宽的有效的信号。其中，输出的使能窗口信号的有效时间宽度，通过不同的延时电路实现，如缓冲器延时电路，或计数器电路等等，该时间宽度设计为可编程控制，由输入控制字控制。此外，使能窗口信号产生电路还输出一个时钟信号，该时钟信号在输出的使能窗口信号从定义为有效的状态，变化为无效的状态时，输出一个变化沿，并在一定时间后被复位，该时钟信号同时标识本次提取快照输出完成。一种可能的实施例中，所述使能窗口产生电路由两个D触发器，一个逻辑运算单元和两个延时电路实现：第一个D触发器数据输入端口连接固定电平信号，时钟输入端口连接正相使能信号，复位端口连接正相使能信号的延时电路的输出，输出作为正相使能窗口信号；第二个D触发器数据输入端口连接固定电平信号，时钟输入端口连接反相使能信号，复位端口连接反相使能信号的延时电路的输出，输出作为反相使能窗口信号；逻辑运算单元用于根据参考时钟变换沿选择信号，输出使能窗口信号：（1）如选择参考时钟上升沿，则输出正相使能窗口信号；（2）如选择参考时钟的下降沿，则输出反相使能窗口信号；（3）如选择参考时钟的上升沿和下降沿，则输出包含正相使能窗口信号与反相使能窗口信号有效区间的信号；两个延时电路输入分别为正相使能信号，反相使能信号，输出与输入延时的大小将决定使能信号的宽度。本专利技术中，所述触发时钟信号产生电路，在使能窗口信号有效时，输出变化的时钟，输出的触发时钟信号由被提取信号生成，反映被提取信号的相位信息。本专利技术中，通过使能窗口信号由被提取信号的逻辑运算产生输出，包括是但不限于与运算或非运算等。本专利技术中，所述快照输出电路，由触发时钟的变化沿触发，包括上升沿或下降沿，输出一个变化沿，包括是上升沿或下降沿，并由适当的控制信号复位，准备输出下一次变化沿，该复位信号只需在输出变化沿之后有效即可。在一个可能的实施例中，所述快照输出电路由一个D触发器实现，其数据输入端口连接固定电平信本文档来自技高网...

【技术保护点】
1.一种提取信号变化沿的快照电路，其特征在于，包括：使能与时钟控制电路，用于产生控制快照输出电路工作的信号，所述信号包括使能、复位与时钟信号；快照输出电路，用于在使能与时钟控制电路控制下，于被提取时钟变化沿到来后，产生一个变化沿信号；之后被复位，准备输出下一个变化沿信号，其输出为快照信号变化沿，反映被提取信号的相位信息；其中，用输出信号的变化沿表示被提取信号的变化沿，被表示的被提取信号的变化沿在参考时钟信号的变化沿之后，参考时钟信号的变化沿包括上升沿或下降沿。

【技术特征摘要】
1.一种提取信号变化沿的快照电路，其特征在于，包括：使能与时钟控制电路，用于产生控制快照输出电路工作的信号，所述信号包括使能、复位与时钟信号；快照输出电路，用于在使能与时钟控制电路控制下，于被提取时钟变化沿到来后，产生一个变化沿信号；之后被复位，准备输出下一个变化沿信号，其输出为快照信号变化沿，反映被提取信号的相位信息；其中，用输出信号的变化沿表示被提取信号的变化沿，被表示的被提取信号的变化沿在参考时钟信号的变化沿之后，参考时钟信号的变化沿包括上升沿或下降沿。2.根据权利要求1所述的快照电路，其特征在于，有效的参考时钟信号变化沿选择形式有：（1）只有上升沿有效，参考时钟上升沿之后，被提取信号的变化沿到来，输出一个变化沿，表示被提取信号的变化沿；（2）只有下降沿有效，参考时钟下降沿之后，被提取信号的变化沿到来，输出一个变化沿，表示被提取信号的变化沿；（3）上升沿与下降沿均有效，参考时钟上升沿或下降沿之后，被提取信号的变化沿到来，输出一个变化沿，表示被提取信号的变化沿。3.根据权利要求1所述的快照电路，其特征在于，被提取信号的变化沿，由被输出信号的变化沿表示，包括：（1）用输出信号的上升沿表示被提取信号的变化沿；（2）用输出信号的下降沿表示被提取信号的变化沿。4.根据权利要求1所述的快照电路，其特征在于，输入信号包括：参考时钟信号，用于作为提供本电路的参考变化沿，包括上升沿或上升沿；被提取时钟信号，用于被提取变化沿的对象，其变化沿，包括上升沿或下降沿，被本电路的输出的变化沿表示；复位信号，用于复位内部电路，使内部寄存器复位至初始状态，并使输出为默认静止状态；参考时钟变化沿选择信号，用于选择电路提取变化沿的工作开始于参考时钟信号的上升沿或下降沿。5.根据权利要求1-4之一所述的快照电路，其特征在于，所述使能与时钟控制电路，包括：使能信号产生电路，用于在参考时钟变化沿到来后产生有效的使能信号；使能窗口信号产生电路，用于根据使能信号产生一个在一定时间宽度有效的使能窗口信号；触发时钟信号产生电路，用于在使能窗口信号有效的时间内，基于被提取信号产生一个时钟信号。6.根据权利要求5所述的快照电路，其特征在于，所述使能信号产生电路，在参考时钟变化沿的触发下，其输出使能信号从定义为无效的状态，变化为有效的状态。7.根据权利要求5所述的快照电路，其特征在于，所述使能信号产生电路由D触发器实现，D触发器的数据输入端口连接参考信号，当需要提取被提取信号的上升沿，时钟输入端口连接被提取信号的反相信号，当需要提取被提取信号的下降沿，时钟输入端口连接被提取信号的正相信号，输出作为使能信号，正相输出端口对应正相使能信号，反相输出端口对应反相...

【专利技术属性】
技术研发人员：徐荣金，叶大蔚，史传进，
申请(专利权)人：复旦大学，
类型：发明
国别省市：上海,31