计算机执行方法、时脉数据处理系统以及计算机可读取储存媒体技术方案

一种计算机执行方法、时脉数据处理系统以及计算机可读取储存媒体。计算机执行方法用以合成时脉树电路，时脉树电路包含多个时脉接脚，时脉接脚任两者之间设置有多个权重值，时脉树合成方法包含：建立图形模型，其中图形模型包含多个节点以及多个边线，节点对应所述多个时脉接脚；基于权重值以及时脉接脚的位置，利用力导向演算计算分支位置；设置引导缓冲器至分支位置并且更新电路描述档；进行时脉树合成并执行合成后的静态时序分析；判断静态时序分析的分析结果是否符合时序设定值；以及如果不符合则重新计算权重值，据以重新建立图形模型。借此，达到让延迟变异最小化同时降低晶片变异的功效。

Computer Execution Method, Time-pulse Data Processing System and Computer Readable Storage Media

【技术实现步骤摘要】
计算机执行方法、时脉数据处理系统以及计算机可读取储存媒体
本案是有关于一种计算机执行方法、时脉数据处理系统以及计算机可读取储存媒体，且特别是有关于一种降低晶片变异影响的方法以及利用其方法的时脉数据处理系统以及计算机可读取储存媒体。
技术介绍
随着科技产品的越来越轻薄化，单一晶片上所包含元件的数量大幅上升，对晶片制程而言，晶片变异(On-Chip-Variation，OCV)所带来的影响越发的严重，尤其是在时脉树合成(Clocktreesynthesis)时，可能因为时序上的差异对整个晶片造成极大的影响，因此如何有效的降低时脉树的晶片变异，为本领域待改进的问题之一。
技术实现思路
本专利技术的主要目的是在提供一种计算机执行方法、时脉数据处理系统以及计算机可读取储存媒体，其主要是改进晶片因内部操作环境(制程、温度、电压)的不同而导致有时序冲突(Timingviolation)的问题，利用找出最佳的分支位置以延长多个时脉接脚的共同路径，并让分支位置至个别时脉接脚的分支路径长度近似，达到让延迟变异(Delayviolation)最小化同时降低晶片变异的功效。为达成上述目的，本案的第一态样是在提供一种计算机执行方法，用以计算时脉树电路的一分支位置，时脉树电路包含多个时脉接脚，时脉接脚任两者之间设置有多个权重值，计算机执行方法包含：建立图形模型，其中图形模型包含多个节点以及多个边线，节点对应所述多个时脉接脚，边线对应权重值；基于权重值以及时脉接脚的位置，利用力导向演算计算分支位置；设置引导缓冲器至分支位置并且更新电路描述档；进行时脉树合成并执行合成后的静态时序分析；判断静态时序分析的分析结果是否符合时序设定值；以及如果不符合则重新计算权重值，根据重新建立图形模型。根据本案一实施例，还包含：根据一前时脉树合成数据库建立一时脉文件；以及根据一静态时序分析结果以及该时脉文件产生一时序文件，其中，该时脉文件包含多个区块，以及所述多个区块分别包含所述多个时脉接脚及一时脉源；该时序文件包含所述多个区块的所述多个时脉接脚任两者之间的一数据路径。根据本案一实施例，所述多个权重值包含所述多个区块间该数据路径的一数量，以及所述多个区块间该数据路径的一松弛时间。根据本案一实施例，在第一次建立该图形模型时，利用所述多个区块间该数据路径的数量作为该权重值；当进行完时脉树合成的该静态时序分析后，利用所述多个区块间该数据路径的松弛时间作为该权重值。根据本案一实施例，设置该引导缓冲器至该分支位置并且更新该电路描述档，还包含：判断该权重值是否大于一权重门槛值以及所述多个区块的该时脉接脚之间的距离是否小于一距离门槛值；如果判断皆为是，则新增该引导缓冲器至该分支位置；如果判断该权重值是否大于该权重门槛值以及所述多个区块的该时脉接脚之间的距离是否小于该距离门槛值两者其中之一为否，则移动该引导缓冲器至该分支位置；以及更新该电路描述档中所述多个时脉接脚的连接信息。根据本案一实施例，设置该引导缓冲器至该分支位置并且更新该电路描述档，还包含：判断该权重值是否小于一权重门槛值以及所述多个区块的该时脉接脚之间的距离是否小于一距离门槛值；如果判断皆为是，则新增该引导缓冲器至该分支位置；如果判断该权重值是否小于该权重门槛值以及所述多个区块的该时脉接脚之间的距离是否小于该距离门槛值两者其中之一为否，则移动该引导缓冲器至该分支位置；以及更新该电路描述档中所述多个时脉接脚的连接信息。根据本案一实施例，在第一次进行时脉树合成时，利用一前布局静态时序分析结果产生该时序文件；当进行完时脉树合成的该静态时序分析后，则根据该静态时序分析的结果产生该时序文件。本案的第二态样是在提供一种时脉数据处理系统，用以计算时脉树电路的分支位置，时脉树电路包含多个时脉接脚，时脉接脚任两者之间设置有多个权重值，时脉数据处理系统包含：数据储存单元以及处理器。数据储存单元用以储存时脉接脚以及权重值。处理器与数据储存单元电性耦接，用以建立图形模型并基于权重值以及时脉接脚的位置，利用力导向演算计算分支位置，处理器设置引导缓冲器至分支位置并且更新电路描述档，接着进行时脉树合成并执行合成后的静态时序分析，并判断静态时序分析的分析结果是否符合时序设定值，如果不符合则重新计算权重值，根据重新计算的权重值重新建立图形模型；其中，图形模型包含多个节点以及多个边线，节点对应时脉接脚，边线对应权重值。根据本案一实施例，该数据储存单元用以储存一前时脉树合成数据库以及一静态时序分析结果；该处理器更用以根据该前时脉树合成数据库建立一时脉文件，以及根据该静态时序分析结果以及该时脉文件产生一时序文件；其中，该时脉文件包含多个区块，以及所述多个区块分别包含所述多个时脉接脚及一时脉源；该时序文件包含所述多个区块的所述多个时脉接脚任两者之间的一数据路径。根据本案一实施例，所述多个权重值包含所述多个区块间该数据路径的一数量，以及所述多个区块间该数据路径的一松弛时间。根据本案一实施例，该处理器在第一次建立该图形模型时，利用所述多个区块间该数据路径的数量作为该权重值；当该处理器进行完时脉树合成的该静态时序分析后，利用所述多个区块间该数据路径的松弛时间作为该权重值。根据本案一实施例，该处理器设置该引导缓冲器至该分支位置并且更新该电路描述档，该处理器更用以执行：判断该权重值是否大于一权重门槛值以及所述多个区块的该时脉接脚之间的距离是否小于一距离门槛值；如果判断皆为是，则新增该引导缓冲器至该分支位置；如果判断该权重值是否大于该权重门槛值以及所述多个区块的该时脉接脚之间的距离是否小于该距离门槛值两者其中之一为否，则移动该引导缓冲器至该分支位置；以及更新该电路描述档中所述多个时脉接脚的连接信息。根据本案一实施例，该处理器设置该引导缓冲器至该分支位置并且更新该电路描述档，该处理器更用以执行：判断该权重值是否小于一权重门槛值以及所述多个区块的该时脉接脚之间的距离是否小于一距离门槛值；如果判断皆为是，则新增该引导缓冲器至该分支位置；如果判断该权重值是否小于该权重门槛值以及所述多个区块的该时脉接脚之间的距离是否小于该距离门槛值两者其中之一为否，则移动该引导缓冲器至该分支位置；以及更新该电路描述档中所述多个时脉接脚的连接信息。根据本案一实施例，在该处理器第一次进行时脉树合成时，利用一前布局静态时序分析结果产生该时序文件；当该处理器进行完时脉树合成的该静态时序分析后，则根据该静态时序分析的结果产生该时序文件。本案的第三态样是在提供一种计算机可读取储存媒体，用以储存计算机程序，计算机程序用以载入至计算机系统中，并且使得计算机系统用以执行计算时脉树电路的分支位置，时脉树电路包含多个时脉接脚，时脉接脚任两者之间设置有多个权重值，该计算机程序被处理器所执行时会执行以下步骤：建立图形模型，其中图形模型包含多个节点以及多个边线，节点对应时脉接脚，边线对应权重值；基于权重值以及时脉接脚的位置，利用力导向演算计算分支位置；设置引导缓冲器至分支位置并且更新电路描述档；进行时脉树合成并执行合成后的静态时序分析；判断静态时序分析的分析结果是否符合时序设定值；以及如果不符合则重新计算权重值，根据重新计算的权重值重新建立图形模型。根据本案一实施例，还包含：根据一前时脉树合成数据库建立一时本文档来自技高网...

【技术保护点】
1.一种计算机执行方法，其特征在于，用以计算一时脉树电路的一分支位置，该时脉树电路包含多个时脉接脚，所述多个时脉接脚任两者之间设置有多个权重值，该计算机执行方法包含：建立一图形模型，其中该图形模型包含多个节点以及多个边线，所述多个节点对应所述多个时脉接脚，所述多个边线对应所述多个权重值；基于所述多个权重值以及所述多个时脉接脚的位置，利用一力导向演算计算该分支位置；设置一引导缓冲器至该分支位置并且更新一电路描述档；进行一时脉树合成并执行合成后的一静态时序分析；判断该静态时序分析的一分析结果是否符合一时序设定值；以及如果不符合则重新计算所述多个权重值，根据重新计算的所述多个权重值重新建立该图形模型。

【技术特征摘要】
1.一种计算机执行方法，其特征在于，用以计算一时脉树电路的一分支位置，该时脉树电路包含多个时脉接脚，所述多个时脉接脚任两者之间设置有多个权重值，该计算机执行方法包含：建立一图形模型，其中该图形模型包含多个节点以及多个边线，所述多个节点对应所述多个时脉接脚，所述多个边线对应所述多个权重值；基于所述多个权重值以及所述多个时脉接脚的位置，利用一力导向演算计算该分支位置；设置一引导缓冲器至该分支位置并且更新一电路描述档；进行一时脉树合成并执行合成后的一静态时序分析；判断该静态时序分析的一分析结果是否符合一时序设定值；以及如果不符合则重新计算所述多个权重值，根据重新计算的所述多个权重值重新建立该图形模型。2.根据权利要求1所述的计算机执行方法，其特征在于，还包含：根据一前时脉树合成数据库建立一时脉文件；以及根据一静态时序分析结果以及该时脉文件产生一时序文件，其中，该时脉文件包含多个区块，以及所述多个区块分别包含所述多个时脉接脚及一时脉源；该时序文件包含所述多个区块的所述多个时脉接脚任两者之间的一数据路径。3.根据权利要求2所述的计算机执行方法，其特征在于，所述多个权重值包含所述多个区块间该数据路径的一数量，以及所述多个区块间该数据路径的一松弛时间。4.根据权利要求3所述的计算机执行方法，其特征在于，在第一次建立该图形模型时，利用所述多个区块间该数据路径的数量作为该权重值；当进行完时脉树合成的该静态时序分析后，利用所述多个区块间该数据路径的松弛时间作为该权重值。5.根据权利要求4所述的计算机执行方法，其特征在于，设置该引导缓冲器至该分支位置并且更新该电路描述档，还包含：判断该权重值是否大于一权重门槛值以及所述多个区块的该时脉接脚之间的距离是否小于一距离门槛值；如果判断皆为是，则新增该引导缓冲器至该分支位置；如果判断该权重值是否大于该权重门槛值以及所述多个区块的该时脉接脚之间的距离是否小于该距离门槛值两者其中之一为否，则移动该引导缓冲器至该分支位置；以及更新该电路描述档中所述多个时脉接脚的连接信息。6.根据权利要求4所述的计算机执行方法，其特征在于，设置该引导缓冲器至该分支位置并且更新该电路描述档，还包含：判断该权重值是否小于一权重门槛值以及所述多个区块的该时脉接脚之间的距离是否小于一距离门槛值；如果判断皆为是，则新增该引导缓冲器至该分支位置；如果判断该权重值是否小于该权重门槛值以及所述多个区块的该时脉接脚之间的距离是否小于该距离门槛值两者其中之一为否，则移动该引导缓冲器至该分支位置；以及更新该电路描述档中所述多个时脉接脚的连接信息。7.根据权利要求2所述的计算机执行方法，其特征在于，在第一次进行时脉树合成时，利用一前布局静态时序分析结果产生该时序文件；当进行完时脉树合成的该静态时序分析后，则根据该静态时序分析的结果产生该时序文件。8.一种时脉数据处理系统，其特征在于，用以计算一时脉树电路的一分支位置，该时脉树电路包含多个时脉接脚，所述多个时脉接脚任两者之间设置有多个权重值，该时脉数据处理系统包含：一数据储存单元，用以储存所述多个时脉接脚以及所述多个权重值；以及一处理器，与该数据储存单元电性耦接，用以建立一图形模型并基于所述多个权重值以及所述多个时脉接脚的位置，利用一力导向演算计算该分支位置，该处理器设置一引导缓冲器至该分支位置并且更新一电路描述档，接着进行一时脉树合成并执行合成后的一静态时序分析，并判断该静态时序分析的一分析结果是否符合一时序设定值，如果不符合则重新计算所述多个权重值，根据重新计算的所述多个权重值重新建立该图形模型；其中，该图形模型包含多个节点以及多个边线，所述多个节点对应所述多个时脉接脚，所述多个边线对应所述多个权重值。9.根据权利要求8所述的时脉数据处理系统，其特征在于，该数据储存单元用以储存一前时脉树合成数据库以及一静态时序分析结果；该处理器更用以根据该前时脉树合成数据库建立一时脉文件，以及根据该静态时序分析结果以及该时脉文件产生一时序文件；其中，该时脉文件包含多个区块，以及所述多个区块分别包含所述多个时脉接脚及一时脉源；该时序文件包含所述多个区块的所述多个时脉接脚任两者之间的一数据路径。10.根据权利要求9所述的时脉数据处理系统，其特征在于，所述多个权重值包含所述多个区块间该数据路径的一数量，以及所述多个区块间该数据路径的一松弛时间。11.根据权利要求10所述的时脉数据处理系统，其特征在于，该处理器在第一次建立该图形模型时，利用所述多个区块间该数据路径的数量作为...

【专利技术属性】
技术研发人员：周奕志，蔡振弘，曾智谋，
申请(专利权)人：创意电子股份有限公司，台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71