一种串行数据传输电路制造技术

本申请公开了一种串行数据传输电路，所述电路包括：依次级联的多个移位寄存器，多个像素数据接口；其中，所述移位寄存器与所述像素数据接口的连接次序不同于所述像素数据接口的物理顺序。应用本申请提供的一种串行数据传输电路可以解决现有技术中串行数据传输电路由于传输延迟引起的显示装置显示不均的问题，从而提高显示品质。

A Serial Data Transmission Circuit

【技术实现步骤摘要】
一种串行数据传输电路
本申请涉及电子电路
，尤其涉及一种串行数据传输电路。
技术介绍
目前，穿戴式产品日益流行，对于分辨率不高的产品，为提高和系统的兼容性，一般采用串行数据传输电路。将串行数据传输电路制作于显示面板上，可节省IC成本，提高系统兼容性，减小边框，所以，目前被广泛采用。而现有技术中，串行数据传输电路传输数据的方式为在SCLK控制下，移位寄存器从左至右依次接收数据，控制锁存器中锁存的数据从左至右依次写入显示面板的像素所对应的子像素中，其中，显示面板上的像素按列排布，写入数据的顺序是从左到右依次写入每列像素，左侧第一列数据最先写入，右侧最后一列数据最后写入，由于RC存在延迟，最后几列像素可能存在充电不足，而不能显示目标灰阶。对整个显示面板而言，显示面板一侧充电充足，另一侧充电不足，从而导致显示面板两侧显示不均。
技术实现思路
本申请实施例提供了一种串行数据传输电路，用于解决现有技术中数据传输电路由于传输延迟引起的显示装置显示不均的问题。第一方面，提供一种串行数据传输电路，包括：依次级联的多个移位寄存器，多个像素数据接口；其中，所述移位寄存器与所述像素数据接口的连接次序不同于所述像素数据接口的物理顺序。通过本申请提供的数据传输电路可以解决现有技术中数据传输电路由于传输延迟引起的显示装置显示不均的问题，通过改变数据所述移位寄存器与所述像素数据接口的连接关系来改变数据传输数据写入像素的顺序，分散所有列像素延迟后，使显示面板左右两侧延迟相当，从而提高显示品质。可选的，所述移位寄存器与所述像素数据接口的连接次序为：所述移位寄存器存在M个，序号为1至M，所述移位寄存器分为连续的N组，每组包括连续的M/N个移位寄存器；所述像素数据接口存在M个，序号为1至M，所述像素数据接口分为N组，每组包括序号间隔N-1的M/N个数据接口，每组数据接口最后一个数据接口与下一组数据接口的首个数据接口序号连续；所述移位寄存器与所述像素数据接口以相同组为单位一一对应连接。通过此连接方式平均了所有列像素延迟后，延迟效果居中，使显示面板左右两侧延迟相当，从而提高显示品质。可选的，所述移位寄存器与所述像素数据接口的连接次序为：第一个所述移位寄存器与物理顺序连接的所述像素数据接口中位于中心位置的像素数据接口连接；所述移位寄存器以所述第一个移位寄存器为起始，顺序与中心位置的像素数据接口两边的像素数据接口连接，连接顺序为与距离中心位置先近后远的像素数据口接依次连接。通过此连接方式将延迟小的数据与显示面板中间的像素数据接口连接，使显示效果好的数据显示在显示面板中间位置，延迟较大的数据依次显示在显示面板两侧位置，即提高显示效果及用户使用的用户体验。可选的，所述移位寄存器分为2组，每组包括连续的M/2个移位寄存器；所述像素数据接口分为2组，每组包括序号间隔1的M/2个数据接口，每组数据接口末尾的数据接口与下一组数据接口的首个数据接口序号连续；第一组移位寄存器与第一组数据接口依次对应连接，第二组移位寄存器与第二组数据接口依次对应连接。可选的，所述电路还包括：M个第一锁存器；各所述第一锁存器连接于所述移位寄存器与所述像素数据接口之间，用于锁存和转发数据。在所述移位寄存器与所述像素数据接口之间连接锁存器可使移位寄存器传输的数据首先锁存于所述锁存器中，再由所述锁存器写入所述像素中，从而确保通过所述像素数据接口写入每列像素的数据传输是连续的，即保证数据传输的连续性。可选的，所述移位寄存器与所述像素数据接口均以序号从小到大的顺序依次排列。可选的，所述电路还包括：数据转换模块，所述数据转换模块与所述移位寄存器连接，用于将传输的串行数据转换为并行数据并传输至所述移位寄存器。可选的，所述电路还包括：显示模式控制模块，所述显示控制模块与所述数据转换模块连接，用于通过接收数据转换模块发送的不同数据来改变显示模式。可选的，所述电路还包括：第二锁存器，所述第二锁存器与所述数据转换模块连接，用于将所述数据转换模块传输的数据进行锁存和转发。可选的，所述电路还包括：行数据线控制模块，所述行数据线控制模块与所述第二锁存器连接，用于接收所述第二锁存器传输的数据，控制行数据线的打开与关闭。第二方面，提供一种显示装置，所述装置包括：如所述第一方面任一项所述的串行数据传输电路，以及显示面板；其中，所述显示面板包括数据线，所述数据线与像素数据接口一一对应连接。第三方面，提供一种串行数据传输电路的驱动方法，所述方法包括：接收时钟信号，驱动所述串行数据传输电路进行数据传输。附图说明图1为申请实施例所提供的一种包括分为3组的12个移位寄存器的新型串行数据传输电路示意图；图2为申请实施例所提供的一种包括分为2组的12个移位寄存器的新型串行数据传输电路示意图；图3为申请实施例所提供的一种包括11个移位寄存器的新型串行数据传输电路示意图；图4为申请实施例所提供的一种包括锁存器的新型串行数据传输电路示意图；图5为申请实施例所提供的一种信号接收时序图；图6为申请实施例所提供的一种显示装置示意图。具体实施方式鉴于现有技术中串行数据传输电路由于传输延迟引起的显示装置显示不均的问题。本申请实施例提供以下解决方案：具体的，提供一种新型串行数据传输电路，包括：依次级联的多个移位寄存器，多个像素数据接口；其中，所述移位寄存器与所述像素数据接口的连接次序不同于所述像素数据接口的物理顺序。通过本申请提供的数据传输电路可以解决现有技术中数据传输电路由于传输延迟引起的显示装置显示不均的问题，通过改变数据所述移位寄存器与所述像素数据接口的连接关系来改变数据传输数据写入像素的顺序，分散所有列像素延迟后，使显示面板左右两侧延迟相当，从而提高显示品质。首先，需要说明的是，在所述串行数据传输电路中，所述移位寄存器与所述像素数据接口均以序号从小到大的顺序依次排列。移位寄存器的排列顺序为按照序号从小到大依次排列，数据传输的顺序也是按照移位寄存器的排列顺序依次传输，当第一个移位寄存器接收数据将内存占满后，开始自动向下一移位寄存器传输数据，即按照移位寄存器排列顺序接收数据。像素数据接口与以列为单位排列的像素一一对应，像素数据接口与对应像素按照序号从小到大的顺序依次排列。基于上述移位寄存器与像素数据接口的排列顺序，本申请实施例中所述移位寄存器与所述像素数据接口的连接次序可以是：当移位寄存器存在M个，序号为1至M，移位寄存器分为连续的N组，每组包括连续的M/N个移位寄存器；像素数据接口也存在M个，序号为1至M，像素数据接口分为N组，每组包括序号间隔N-1的M/N个数据接口，每组数据接口最后一个数据接口与下一组数据接口的首个数据接口序号连续；最后移位寄存器与像素数据接口以相同组为单位一一对应连接。本申请实施例提供一种新型数据传输电路中移位寄存器与像素数据接口的连接方式如下：首先，将移位寄存器进行分组，移位寄存器存在M个，序号为1至M，移位寄存器分为连续的N组，每组包括连续的M/N个移位寄存器；例如，如附图1所示，如果数据传输电路包括12个移位寄存器，他们的序号为1至12，若将12个移位寄存器分为3组，每组包括连续的4个移位寄存器，第一组为第一行移位寄存器，包括序号为1、2、3、4的四个移位寄存器，第二组为第二行移位寄存器，包括序号为本文档来自技高网...

【技术保护点】
1.一种串行数据传输电路，其特征在于，所述电路包括：依次级联的多个移位寄存器，多个像素数据接口；其中，所述移位寄存器与所述像素数据接口的连接次序不同于所述像素数据接口的物理顺序。

【技术特征摘要】
1.一种串行数据传输电路，其特征在于，所述电路包括：依次级联的多个移位寄存器，多个像素数据接口；其中，所述移位寄存器与所述像素数据接口的连接次序不同于所述像素数据接口的物理顺序。2.如权利要求1所述的电路，其特征在于，所述移位寄存器与所述像素数据接口的连接次序为：所述移位寄存器存在M个，序号为1至M，所述移位寄存器分为连续的N组，每组包括连续的M/N个移位寄存器；所述像素数据接口存在M个，序号为1至M，所述像素数据接口分为N组，每组包括序号间隔N-1的M/N个数据接口，每组数据接口最后一个数据接口与下一组数据接口的首个数据接口序号连续；所述移位寄存器与所述像素数据接口以相同组为单位一一对应连接。3.如权利要求1所述的电路，其特征在于，所述移位寄存器与所述像素数据接口的连接次序为：第一个所述移位寄存器与物理顺序连接的所述像素数据接口中位于中心位置的像素数据接口连接；所述移位寄存器以所述第一个移位寄存器为起始，顺序与中心位置的像素数据接口两边的像素数据接口连接，连接顺序为与距离中心位置先近后远的像素数据口接依次连接。4.如权利要求2所述的电路，其特征在于，所述移位寄存器分为2组，每组包括连续的M/2个移位寄存器；所述像素数据接口分为2组，每...

【专利技术属性】
技术研发人员：袁丽君，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11