电压调节器装置制造方法及图纸

提供了一种电压调节器装置，其包括：运算放大器，其第一输入端子耦接到第一参考电压；第一电阻器，其第一端子耦接到运算放大器的第二输入端子；第二电阻器，其耦接在第一电阻器的第一端子和地电平之间；驱动晶体管，其控制端子耦接到运算放大器的输出端子，其第一端子耦接到第一电阻器的第二端子；放大器电路，耦接至运算放大器的输出端子，用于感测电压调节器装置的输出电压，以一增益对感测的电压放大，以调节输出电路的第一晶体管；输出电路，其第一晶体管的控制端子由放大器电路控制，在第一晶体管的第一端子处生成输出电压。通过本发明专利技术能够增强整个系统的增益以及提供改善的/更好的电源抑制比率性能。

Voltage regulator device

【技术实现步骤摘要】
电压调节器装置
本专利技术的实施例总体上涉及电压调节器(voltageregulator)领域，更具体地，涉及可提供低压差(lowdropout)以及高电源抑制比和高回路增益的电压调节器装置。
技术介绍
随着先进技术的发展，电源(powersupply)电压电平被设计为越来越小。例如，电源电压电平可以被设计成略高于晶体管组件的阈值电压。这种较小的电源电压电平带来的问题是难以设计低压差(lowdropout)电压调节器。另外，另一个问题是低压差电压调节器的效率会变差。难以设计具有高电源抑制能力的低压差稳压器。
技术实现思路
因此，本专利技术需要一种电压调节器装置的解决方案，能提供低压差(lowdropout，LDO)、高电源抑制(powersupplyrejection，PSR)能力以及高回路增益，以解决上述问题。本专利技术的实施例提供了一种电压调节器装置，该电压调节器装置包括：运算放大器、第一电阻器、第二电阻器、驱动晶体管、放大器电路和输出电路。运算放大器具有耦接到第一参考电压的第一输入端子、第二输入端子和输出端子。第一电阻器具有耦接到运算放大器的第二输入端子的第一端子。第二电阻器耦接在第一电阻器的第一端子和地电平之间。驱动晶体管具有耦接到运算放大器的输出端子的控制端子和耦接到第一电阻器的第二端子的第一端子。放大器电路耦接至运算放大器的输出端子，被配置为感测电压调节器装置的输出电压，以一增益对感测的电压进行放大，以调节输出电路的第一晶体管。输出电路具有第一晶体管，所述第一晶体管的控制端子由放大器电路控制，其中输出电压在第一晶体管的第一端子处生成。本专利技术的电压调节器装置中通过放大器电路形成额外的反馈电路回路，基于输出电压调节输出电路的晶体管，能够增强整个系统的增益以及提供改善的/更好的电源抑制比率性能。附图说明在浏览了下文的具体实施方式和相应的附图后，本领域普通技术人员将更容易理解上述本专利技术的目的和优点。图1是根据本专利技术实施例的电压调节器装置的简化图。图2是根据本专利技术第一实施例的基于图1中装置的设计的实现电路的电路图。图3是根据本专利技术第二实施例的基于图1的电压调节器装置的实现电路的电路图。图4是根据本专利技术第三实施例的装置的电路图。图5是根据本专利技术第四实施例的基于图1的电压调节器装置的实现电路的电路图。具体实施方式本专利技术旨在提供一种电压调节器装置的解决方案，其可提供低压差(lowdropout，LDO)、良好/更好的线路调节(更稳定的输出电压)、高电源抑制(powersupplyrejection，PSR)能力或高电源抑制比率(powersupplyrejectionratio，PSRR)、以及高回路增益(loopgain)。所提供的电压调节器装置适用于需要非常低压差电压、较低电源电压和超高电源噪声抑制的应用，例如射频电路(但不限于此)。为了实现这一点，采用特定的放大器电路/回路，并将其插入至运算放大器的输出端子与输出级电路/分支之间，该特定的放大器电路/回路包括由共源放大器跟随着的共栅(commongate)放大器。此外，所提供的电压调节器装置还实现了较低的信号噪声和更宽的带宽。图1是根据本专利技术实施例的电压调节器装置100的简化图。电压调节器装置100包括运算放大器(OP)105、第一电阻器R1、第二电阻器R2、核心级电路110、放大器电路115和输出电路120(或称为输出分支电路)。OP105具有耦接到第一参考电压VREF的第一输入端子(例如，非负输入节点)、诸如负输入节点的第二输入端子、以及输出端子。OP105由电压电平VDDH供电。第一电阻器R1具有耦接到OP105的第二输入端子的第一端子。第二电阻器R2耦接在第一电阻器R1和地电平GND之间。核心级电路110耦接在OP105和放大器电路115之间。核心级电路110至少包括驱动晶体管M1，驱动晶体管M1具有耦接到OP105的输出端子的控制端子(例如，栅极)和耦接到第一电阻器R1的第二端子的第一端子(例如，源极)。放大器电路115耦接在OP105的输出端子和输出电路120之间。放大器电路115被配置为感测电压调节器装置100的输出电压VOUT，以特定增益对所感测的电压进行放大，从而调节输出电路120的特定晶体管M6。放大器电路115被设置为形成额外的反馈电路回路，以基于输出电压VOUT产生控制信号对特定晶体管M6进行控制，从而提供回路以增强整个系统的增益以及提供改善的/更好的电源抑制比率(powersupplyrejectionratio，PSRR)性能。输出电路120耦接到放大器电路115，并且至少包括特定晶体管M6，特定晶体管M6具有由放大器电路115控制的控制端子(例如，栅极)。输出电压VOUT在特定晶体管M6的第一端子(例如，源极)处产生。应当注意，放大器电路115可以控制提供至输出电路120内的特定晶体管M6的栅极处的电压电平，以提供/增加另一个回路增益，从而即使当输出电路120内包括的功率晶体管(图1中未示出)进入并操作在线性区域(trioderegion)中时，也能够提升整体回路增益；这种功率晶体管被配置为耦接在特定晶体管M6和电压电平VDDH之间。与此相比，由于功率晶体管进入线性区域，传统电压调节器的整体增益将降低。图2是根据本专利技术第一实施例的基于图1中装置100的设计的实现电路200的电路图。核心级电路110例如包括电流源I1、晶体管M2、晶体管M7、电流源I6、以及驱动晶体管M1、电阻器R和电容器C。偏置电压电平VB1耦接到晶体管M2的栅极。晶体管M7的栅极耦接在电流源I1和晶体管M2的漏极之间，晶体管M7的源极耦接到电源电压电平VDDH。晶体管M2的源极耦接到位于阻抗单元/电路(例如电流源I6，但不限于)与晶体管M1的漏极之间的中间节点。电流源I6耦接在地电平和驱动晶体管M1的漏极之间。晶体管M1的源极耦接到电阻器R1的一端和晶体管M7的漏极，并且在晶体管M1的源极，即晶体管M7的漏极处生成电压电平VREF2。放大器电路115包括晶体管M3、阻抗单元115A、晶体管M4和阻抗单元115B。阻抗单元115A和115B例如分别通过使用电流源I2和I3来实现。在其他实施例中，阻抗单元115A和115B可以分别由电阻器、电流源和二极管中的一个来实现。这些修改都属于本专利技术的范围。晶体管M3和电流源I2形成为共栅放大器电路，晶体管M4和电流源I3形成为共源放大器电路。输出电路120包括电流源I4、晶体管M5、特定晶体管M6、功率晶体管(即驱动电流晶体管)MP以及阻抗单元/电路(例如电流源I5，但不限于此)，其中功率晶体管MP可以通过使用PMOS晶体管(但不限于此)实现。装置200的输出电压VOUT在晶体管M6的源极，即功率晶体管MP的漏极处产生。电流源I5耦接在晶体管M6的漏极和地电平之间。晶体管M3的栅极连接到电压VREF3，其用作晶体管M3的公共电压(commonvoltage)。输出电压VOUT用作晶体管M3的输入，晶体管M3在其漏极端子处放大并输出输出信号。晶体管M4的栅极耦接到晶体管M3的漏极，晶体管M4的源极耦接到地电平。晶体管M4用作跨导(transconductance)放大器，在其漏极端子处提供输出信号，以控制晶体管M6(即本文档来自技高网...

【技术保护点】
1.一种电压调节器装置，包括：运算放大器，具有耦接到第一参考电压的第一输入端子、第二输入端子和输出端子；第一电阻器，具有耦接到所述运算放大器的第二输入端子的第一端子；第二电阻器，耦接在所述第一电阻器的第一端子和地电平之间；驱动晶体管，具有耦接到所述运算放大器的输出端子的控制端子和耦接到所述第一电阻器的第二端子的第一端子；放大器电路，耦接至所述运算放大器的输出端子，被配置为感测所述电压调节器装置的输出电压，以一增益对感测的电压进行放大，以调节输出电路的第一晶体管；以及所述输出电路，具有所述第一晶体管，所述第一晶体管的控制端子由所述放大器电路控制，其中所述输出电压在所述第一晶体管的第一端子处生成。

【技术特征摘要】
2018.01.30 US 62/623,584;2018.11.06 US 16/181,3501.一种电压调节器装置，包括：运算放大器，具有耦接到第一参考电压的第一输入端子、第二输入端子和输出端子；第一电阻器，具有耦接到所述运算放大器的第二输入端子的第一端子；第二电阻器，耦接在所述第一电阻器的第一端子和地电平之间；驱动晶体管，具有耦接到所述运算放大器的输出端子的控制端子和耦接到所述第一电阻器的第二端子的第一端子；放大器电路，耦接至所述运算放大器的输出端子，被配置为感测所述电压调节器装置的输出电压，以一增益对感测的电压进行放大，以调节输出电路的第一晶体管；以及所述输出电路，具有所述第一晶体管，所述第一晶体管的控制端子由所述放大器电路控制，其中所述输出电压在所述第一晶体管的第一端子处生成。2.如权利要求1所述的电压调节器装置，其特征在于，所述放大器电路包括：第二晶体管，具有耦接到所述运算放大器的输出端子的控制端子、耦接到所述输出电压的第一端子、以及耦接到第一阻抗单元的第二端子；所述第一阻抗单元，耦接在所述第二晶体管和第二参考电压电平之间；其中，根据所述第二晶体管和所述第一阻抗单元之间的中间节点处的信号控制所述输出电路的所述第一晶体...

【专利技术属性】
技术研发人员：陈冠钧，楼志宏，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71