固态成像装置、制造固态成像装置的方法以及电子装置制造方法及图纸

提供一种固态成像装置，所述固态成像装置能够通过灵活的布局设计来减少布线层的数量并实现小型化。所述固态成像装置包括：第一半导体芯片，所述第一半导体芯片包括第一电极焊盘、通过第一通路连接到所述第一电极焊盘的第一布线、以及逻辑电路，所述第一电极焊盘、所述第一布线和所述逻辑电路形成于所述第一半导体芯片中；和第二半导体芯片，所述第二半导体芯片连接到所述第一半导体芯片，并且包括第二电极焊盘、通过第二通路连接到所述第二电极焊盘的第二布线、以及像素阵列，所述第二电极焊盘、所述第二布线和所述像素阵列形成于所述第二半导体芯片中。所述第一电极焊盘和所述第二电极焊盘接合在所述第一半导体芯片和所述第二半导体芯片的接合表面上而处于彼此偏移。偏移且接合的第一电极焊盘和第二电极焊盘在所述第一布线和所述第二布线中具有较长间距的布线的延伸方向上的总长度是具有所述较长间距的所述布线的延伸方向长度的两倍或更多。

Solid-state imaging devices, methods for manufacturing solid-state imaging devices and electronic devices

【技术实现步骤摘要】
【国外来华专利技术】固态成像装置、制造固态成像装置的方法以及电子装置
本技术涉及固态成像装置、制造该固态成像装置的方法以及电子装置，更具体地涉及通过接合多个半导体芯片来构造固态成像装置的技术。
技术介绍
传统上，在通过将包括半导体构件的半导体装置彼此接合来制造三维集成电路、固态成像装置等的情况下，使用了直接接合设置在半导体装置的接合表面上的Cu电极的方法。使用通过这种方法接合的Cu电极进行布线；然而，需要引导连接电极以在平面表面上连接Cu电极，并且根据配置电路的类型增加用于对连接电极进行布线的面积，这可能会妨碍半导体装置的小型化。另一方面，例如，专利文献1提出了一种半导体装置，其包括：具有有源区的半导体层；使用有源区形成的半导体元件；通过将半导体层的一部分金属化而形成的以岛状方式与与有源区隔离的连接区；被设置成覆盖半导体层的一个主表面侧的绝缘膜；经由绝缘膜设置的面向半导体元件和连接区的电极；以及通过绝缘膜选择性地设置在将半导体元件或连接区与电极连接的部分中的所需部分处的接触部。根据专利文献1的技术，除了对布线进行引导之外，还可通过选择触点布置来形成期望的电路，因此，已经假设这可以减小半导体装置的尺寸。引用清单专利文献专利文献1：日本专利申请特开No.2014-072418
技术实现思路
本专利技术要解决的问题然而，利用专利文献1中提出的技术，由于设计的灵活性受到限制，因此可以认为使半导体装置和固态成像装置小型化不能灵活地设计布局并且不能降低成本。鉴于上述情况，已经做出本技术，并且本技术的目的是提供一种固态成像装置，其能够通过灵活的布局设计减少布线层的数量，并通过进一步使装置小型化来降低成本。问题的解决方案为了解决上述问题，作为本技术的实例的固态成像装置包括：第一半导体芯片，所述第一半导体芯片包括第一电极焊盘、通过第一通路连接到所述第一电极焊盘的第一布线、以及逻辑电路，所述第一电极焊盘、所述第一布线和所述逻辑电路形成于所述第一半导体芯片中；和第二半导体芯片，所述第二半导体芯片连接到所述第一半导体芯片，并且包括第二电极焊盘、通过第二通路连接到所述第二电极焊盘的第二布线、以及像素阵列，所述第二电极焊盘、所述第二布线和所述像素阵列形成于所述第二半导体芯片中，其中所述第一电极焊盘和所述第二电极焊盘接合在所述第一半导体芯片和所述第二半导体芯片的接合表面上而处于彼此偏移，并且偏移且接合的第一电极焊盘和第二电极焊盘在所述第一布线和所述第二布线中具有较长间距的布线的延伸方向上的总长度是具有所述较长间距的所述布线的延伸方向长度的两倍或更多。此外，在作为本技术的实例的制造固态成像装置的方法中，所述方法包括：在第一半导体芯片中形成第一电极焊盘、通过第一通路连接到所述第一电极焊盘的第一布线、以及逻辑电路；在第二半导体芯片中形成第二电极焊盘、通过第二通路连接到所述第二电极焊盘的第二布线、以及像素阵列，所述第二半导体芯片接合到所述第一半导体芯片；以及将所述第一半导体和所述第二半导体芯片接合在接合表面上，其中所述第一电极焊盘和所述第二电极焊盘接合在所述接合表面上而处于彼此偏移，并且偏移且接合的第一电极焊盘和第二电极焊盘在所述第一布线和所述第二布线中具有较长间距的布线的延伸方向上的总长度是具有所述较长间距的所述布线的延伸方向长度的两倍或更多。此外，作为本技术的实例的电子装置包括固态成像装置，所述固态成像装置包括：第一半导体芯片，所述第一半导体芯片包括第一电极焊盘、通过第一通路连接到所述第一电极焊盘的第一布线、以及逻辑电路，所述第一电极焊盘、所述第一布线和所述逻辑电路形成于所述第一半导体芯片中；和第二半导体芯片，所述第二半导体芯片连接到所述第一半导体芯片，并且包括第二电极焊盘、通过第二通路连接到所述第二电极焊盘的第二布线、以及像素阵列，所述第二电极焊盘、所述第二布线和所述像素阵列形成于所述第二半导体芯片中，其中所述第一电极焊盘和所述第二电极焊盘接合在所述第一半导体芯片和所述第二半导体芯片的接合表面上而处于彼此偏移，并且偏移且接合的第一电极焊盘和第二电极焊盘在所述第一布线和所述第二布线中具有较长间距的布线的延伸方向上的总长度是具有所述较长间距的所述布线的延伸方向长度的两倍或更多。专利技术效果根据本技术，通过灵活的布局设计，可以减少布线层的数量并且可以使固态成像装置小型化。注意，本技术的效果不应限于以上描述的效果，并且可存在本公开中描述的任何一种效果。附图说明图1是示出根据本技术的固态成像装置的配置实例的框图。图2A是示出根据本技术的固态成像装置的层合结构的示意图。图2B是示出根据本技术的固态成像装置的层合结构的示意图。图2C是示出根据本技术的固态成像装置的层合结构的示意图。图3是示出根据本技术的固态成像装置的第一实施例的主要部分的示意性横截面图。图4是示出根据第一实施例的接合区域的主要部分的放大横截面图。图5是示出根据第一实施例的接合区域的主要部分的放大平面图。图6是示出根据第一实施例的接合区域的主要部分的放大配置图。图7是示出根据第一实施例的变型的接合区域的主要部分的放大配置图。图8是示出根据第二实施例的接合区域的主要部分的放大横截面图。图9是示出根据第二实施例的接合区域的主要部分的放大平面图。图10是示出根据第二实施例的接合区域的主要部分的放大配置图。图11是示出根据第二实施例的变型的接合区域的主要部分的放大配置图。图12是示出根据第三实施例的接合区域的主要部分的放大横截面图。图13是示出根据第三实施例的接合区域的主要部分的放大平面图。图14是示出根据第四实施例的接合区域的主要部分的放大横截面图。图15是示出根据第四实施例的接合区域的主要部分的放大平面图。图16是示出根据本技术的固态成像装置的第五实施例的主要部分的示意性横截面图。图17是根据本技术的第六实施例的电子装置的示意性配置图。具体实施方式在下文中，将参考附图描述用于实现本技术的优选实施例。注意，以下实施例描述了本技术的代表性实施例的实例，并且这些实例不应限制对本技术的范围的理解。注意，将按照以下顺序给出描述。1.固态成像装置的配置实例2.固态成像装置的层合结构实例3.根据第一实施例的固态成像装置4.根据第二实施例的固态成像装置5.根据第三实施例的固态成像装置6.根据第四实施例的固态成像装置7.根据第五实施例的固态成像装置8.根据第六实施例的电子装置<1.固态成像装置的配置实例>图1是示出根据本技术的固态成像装置的配置实例的框图。如图1所示，固态成像装置1被配置为例如互补金属氧化物半导体(CMOS)图像传感器。固态成像装置1包括其中多个像素2以二维阵列规则地布置在未示出的半导体衬底(例如，Si衬底)上的像素区(像素阵列)3，以及外围电路区段。像素2包括光电转换单元(例如，光电二极管)和多个像素晶体管(MOS晶体管)。多个像素晶体管可包括三个晶体管，例如，传输晶体管、复位晶体管和放大晶体管。另外，通过添加选择晶体管，多个像素晶体管可以包括四个晶体管。这里，由于单位像素的等效电路类似于公知技术，因此将省略详细说明。另外，像素2可以被配置为一个单位像素，或者可以是共用像素结构。在该像素共用结构中，多个光电二极管共用浮动扩散区和除多个传输晶体管之外的晶体管。换句话说，在共用像素中，构成多个单本文档来自技高网...

【技术保护点】
1.一种固态成像装置，其包括：第一半导体芯片，所述第一半导体芯片包括第一电极焊盘、通过第一通路连接到所述第一电极焊盘的第一布线、以及逻辑电路，所述第一电极焊盘、所述第一布线和所述逻辑电路形成于所述第一半导体芯片中；和第二半导体芯片，所述第二半导体芯片连接到所述第一半导体芯片，并且包括第二电极焊盘、通过第二通路连接到所述第二电极焊盘的第二布线、以及像素阵列，所述第二电极焊盘、所述第二布线和所述像素阵列形成于所述第二半导体芯片中，其中所述第一电极焊盘和所述第二电极焊盘接合在所述第一半导体芯片和所述第二半导体芯片的接合表面上而处于彼此偏移，并且偏移且接合的所述第一电极焊盘和所述第二电极焊盘在所述第一布线和所述第二布线中具有较长间距的布线的延伸方向上的总长度是具有所述较长间距的所述布线的延伸方向长度的两倍或更多。

【技术特征摘要】
【国外来华专利技术】2016.12.20 JP 2016-2469461.一种固态成像装置，其包括：第一半导体芯片，所述第一半导体芯片包括第一电极焊盘、通过第一通路连接到所述第一电极焊盘的第一布线、以及逻辑电路，所述第一电极焊盘、所述第一布线和所述逻辑电路形成于所述第一半导体芯片中；和第二半导体芯片，所述第二半导体芯片连接到所述第一半导体芯片，并且包括第二电极焊盘、通过第二通路连接到所述第二电极焊盘的第二布线、以及像素阵列，所述第二电极焊盘、所述第二布线和所述像素阵列形成于所述第二半导体芯片中，其中所述第一电极焊盘和所述第二电极焊盘接合在所述第一半导体芯片和所述第二半导体芯片的接合表面上而处于彼此偏移，并且偏移且接合的所述第一电极焊盘和所述第二电极焊盘在所述第一布线和所述第二布线中具有较长间距的布线的延伸方向上的总长度是具有所述较长间距的所述布线的延伸方向长度的两倍或更多。2.根据权利要求1所述的固态成像装置，其中所述第一电极焊盘和所述第二电极焊盘的接合部分的面积等于或大于分别连接到所述第一电极焊盘和所述第二电极焊盘的所述第一通路和所述第二通路的接合表面的总面积。3.根据权利要求2所述的固态成像装置，其中所述第一电极焊盘的尺寸和所述第二电极焊盘的尺寸不同。4.根据权利要求2所述的固态成像装置，其中所述第一电极焊盘和所述第二电极焊盘彼此接合处的表面的形状均为矩形形状，并且所述第一电极焊盘和所述第二电极焊盘以所述第一电极焊盘和所述第二电极焊盘的纵向方向彼此正交的方式接合。5.根据权利要求4所述的固态成像装置，其中所述第一电极焊盘的纵向长度和所述第二电极焊盘的未接合到所述第一电极焊盘的部分的纵向长度的总长度是具有所述较长间距的所述布线的延伸方向长度的两倍或更多。6.根据权利要求1所述的固态成像装置，其中所述第一通路和所述第二通路通过多个所述第一电极焊盘和/或所述第二电极焊盘连接。7.一...

【专利技术属性】
技术研发人员：古桥隆寿，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：日本,JP