一种5G板载双2×2 MIMO无线控制系统技术方案

本发明专利技术公开一种5G板载双2×2MIMO无线控制系统，包括硬件平台、底层驱动模组和上层应用模组；所述硬件平台至少具有两条空闲SPI总线和若干GPIO端口，供电设备与GPIO端口连接，为硬件平台供电；硬件平台上搭载两片AD9371芯片、一AD9528芯片和一FPGA芯片，其中两片AD9371芯片和一AD9528芯片共用第一SPI总线，并通过不同的CS片选信号分别进行控制。本发明专利技术中的板载平台集成2片AD9371芯片，从而支持双2×2(也就是4×4)的MIMO，只需要16个板载平台就可组成64个天线阵列，不仅降低了成本，而且安装空间大大减少，布局也更为紧凑、合理。

A 5G on-board dual 2*2 MIMO wireless control system

【技术实现步骤摘要】
一种5G板载双2×2MIMO无线控制系统
本专利技术涉及通讯设备领域，具体是涉及一种用于5G通讯的无线控制系统。
技术介绍
5G网络是第五代也是最新一代移动通信网络，其峰值传输速度理论上可达几十个G(单位：bps，即每秒比特数)，比目前正在使用的4G网络快了数百倍之多。由于信号在超高频波段上的传输具有损耗大、传输距离短的缺点，此前这一技术难题一直成为制约业界网络发展的瓶颈，直到2014年韩国的三星电子利用64个天线单元的自适应阵列传输技术攻克了这一难题，才使得信号在超高频波段上的高速远距离传输成为可能。2016年，诺基亚与贝尔公司合作在加拿大完成了5G信号的测试工作。2017年底，在国际电信标准组织3GPPRAN第78次全体会议上，5GNR版本正式发布，这是全球第一个可商用部署的5G标准。到了2018年底，国家工业和信息化部分别为中国电信、中国移动和中国联通划分了5G试验频率资源，标志着5G网络在国内正式进入部署和商用阶段。在此大背景下，作为5G网络的基石，具有MIMO的天线阵列产品及其控制系统就成为构建5G网络的一个不可或缺的重要组成部分。目前的MIMO的天线阵列基本是采用2×2MIMO天线阵(2×2，即2收+2发，1收1发为一个天线对，它是一个射频系统可以正常工作的最小单元)，其无线控制系统软件也是基于这一天线阵列开发。比如HJX-AD9371-SDR软件无线电平台。目前类似HJX-AD9371-SDR软件无线电平台基本都存在如下的缺陷和不足：(1)目前的平台大多仅是个评估版本(AD9371EvaluationBoards)，是提供给客户进行测试和二次开发的，离真正商用还有一定距离；(2)该平台只支持2×2MIMO(采用一片AD9371芯片，具有一个2收和2发的RF收发器)，如果要组成64个天线阵列(即64×64MIMO)，则需要32个板载平台，不仅造价高昂，而且占据较大的安装空间，使得布局较为困难；(3)该平台的控制软件基于AtmelARM9嵌入式平台开发，设计中其底层驱动与上层应用之间的耦合度较高，并不完全遵循嵌入式开发的理念，上层应用开发者需要密切关注底层硬件的结构设计，因此可移植性比较差；(4)出于安全的考虑，该平台应用了硬件看门狗设备，这导致平台不宜维护和操作，虽然平台软件为使用者提供了控制台交互的功能，但操作性差，可靠性不高，操作中稍有不慎，或者上层应用因某种原因挂起而不能及时进行喂狗操作，看门狗就会导致系统重启。
技术实现思路
专利技术目的：本专利技术目的在于针对现有技术的不足，提供一种5G板载双2×2MIMO无线控制系统，支持4×4MIMO天线阵，满足既定安装空间的布局需要，降低成本，实现商业化。技术方案：本专利技术所述5G板载双2×2MIMO无线控制系统，包括硬件平台、底层驱动模组和上层应用模组；所述硬件平台至少具有两条空闲SPI总线和若干GPIO端口，供电设备与GPIO端口连接，为硬件平台供电；硬件平台上搭载两片AD9371芯片、一AD9528芯片和一FPGA芯片，其中两片AD9371芯片和一AD9528芯片共用第一SPI总线，并通过不同的CS片选信号分别进行控制，AD9528芯片用于为AD9371芯片提供工作时钟信号，FPGA芯片与第二SPI总线进行交互，提供与配置AD9371及前端信道参数相关的功能；所述底层驱动模组包括第一SPI总线设备管理模块、第二SPI总线设备管理模块和GPIO控制模块，所述第一SPI总线设备管理模块与第一SPI总线通讯，由上层应用模组控制对两片AD9371芯片进行配置，两片AD9371芯片采用不同的副本、相同的配置参数的形式进行配置；所述第二SPI总线设备管理模块与第二SPI总线通讯，驱动板载系统提供的资源实现SPI总线各芯片设备的读写、GPIO端口的控制，以及为上层应用提供IOCTL接口；上层应用模组通过底层驱动模组提供的IOCTL接口，与第一SPI总线设备管理模块通讯，控制第一SPI总线对AD9371芯片进行读写操作。本专利技术进一步优选地技术方案为，所述硬件平台为ARM9嵌入式平台或ARMCortex-A8嵌入式平台。作为优选地，所述硬件平台还具有至少一个ETHERNET网口资源和一个串口或USB口资源；所述硬件平台通过ETHERNET网口资源连接到交换机或局域网中。优选地，所述底层驱动模组对GPIO端脚控制，并予以抽象化，使其对上层应用模组不可见。优选地，所述上层应用模组包括本地运维模块、配置管理模块和远程监控模块。优选地，所述上层应用模组遵循ADI标准配置流程及其提供的通用API接口对AD9371芯片进行逐条配置。本专利技术还提供一种5G天线阵列，包括16个上述的无线控制系统，各无线控制系统采用相同的软硬件环境，统一供电，统一配置。有益效果：(1)本专利技术直接针对商业用途和需求而设计，目的性更强；本专利技术中的板载平台集成2片AD9371芯片，从而支持双2×2(也就是4×4)的MIMO，只需要16个板载平台就可组成64个天线阵列，不仅降低了成本，而且安装空间大大减少，布局也更为紧凑、合理；(2)本专利技术的控制软件遵循嵌入式系统的设计理念，设计中将底层驱动与上层应用的功能相分离，上层应用无需关注下层的驱动是如何与硬件交互的，从而大大降低了两者之间的耦合度，使得软件可以方便地移植到新的嵌入式平台中；(3)本专利技术中的板载平台无需看门狗设备，而是由软件系统自身来提供安全性的支持，因此更利于维护；(4)本专利技术的控制系统软件对外提供统一的Socket接口，依据相应的接口协议，可以通过网络实现远程监控和管理。附图说明图1为本专利技术所述无线控制系统的结构示意图。图2为本专利技术上层应用功能模块中的本地运维模块流程图。图3为本专利技术上层应用功能模块中的配置管理模块流程图。图4为本专利技术上层应用功能模块中的远程监控模块流程图。具体实施方式下面通过附图对本专利技术技术方案进行详细说明，但是本专利技术的保护范围不局限于所述实施例。实施例：一种5G板载双2×2MIMO无线控制系统，如图1所示，包括硬件平台、底层驱动模组和上层应用模组。所述硬件平台为ARM9嵌入式平台、ARMCortex-A8嵌入式平台或其它平台，但所选择的平台至少可提供2条空闲的板载自带的SPI总线、一个ETHERNET网口资源、一个串口或USB口资源及若干GPIO端口资源。供电设备与GPIO端口连接，为硬件平台供电；硬件平台上搭载两片AD9371芯片、一AD9528芯片和一FPGA芯片。单个板载系统采用双2×2MIMO结构，即采用2片AD9371芯片，通过ARM系统软件(包括底层驱动和上层应用)，分别配置这2片AD9371的RF收发器到正常工作状态，从而实现4×4MIMO功能。两片AD9371芯片和一AD9528芯片共用第一SPI总线，并通过不同的CS片选信号分别进行控制，AD9528芯片用于为AD9371芯片提供工作时钟信号，因此可以事先配置死，从而不占用SPI总线资源；FPGA芯片参照现有的无线电平台，与第二SPI总线进行交互，提供与配置AD9371及前端信道参数相关的功能。所述底层驱动模组包括第一SPI总线设备管理模块、第二SPI总线设备管理模块和GPIO控制模块，所述第一SPI总线设备管理模块与第一SPI总线通讯，由上层应用模组本文档来自技高网...

【技术保护点】
1.一种5G板载双2×2 MIMO无线控制系统，包括硬件平台、底层驱动模组和上层应用模组；其特征在于，所述硬件平台至少具有两条空闲SPI总线和若干GPIO端口，供电设备与GPIO端口连接，为硬件平台供电；硬件平台上搭载两片AD9371芯片、一AD9528芯片和一FPGA芯片，其中两片AD9371芯片和一AD9528芯片共用第一SPI总线，并通过不同的CS片选信号分别进行控制，AD9528芯片用于为AD9371芯片提供工作时钟信号，FPGA芯片与第二SPI总线进行交互，提供与配置AD9371及前端信道参数相关的功能；所述底层驱动模组包括第一SPI总线设备管理模块、第二SPI总线设备管理模块和GPIO控制模块，所述第一SPI总线设备管理模块与第一SPI总线通讯，由上层应用模组控制对两片AD9371芯片进行配置，两片AD9371芯片采用不同的副本、相同的配置参数的形式进行配置；所述第二SPI总线设备管理模块与第二SPI总线通讯，驱动板载系统提供的资源实现SPI总线各芯片设备的读写、GPIO端口的控制，以及为上层应用提供IOCTL接口；上层应用模组通过底层驱动模组提供的IOCTL接口，与第一SPI总线设备管理模块通讯，控制第一SPI总线对AD9371芯片进行读写操作。...

【技术特征摘要】
1.一种5G板载双2×2MIMO无线控制系统，包括硬件平台、底层驱动模组和上层应用模组；其特征在于，所述硬件平台至少具有两条空闲SPI总线和若干GPIO端口，供电设备与GPIO端口连接，为硬件平台供电；硬件平台上搭载两片AD9371芯片、一AD9528芯片和一FPGA芯片，其中两片AD9371芯片和一AD9528芯片共用第一SPI总线，并通过不同的CS片选信号分别进行控制，AD9528芯片用于为AD9371芯片提供工作时钟信号，FPGA芯片与第二SPI总线进行交互，提供与配置AD9371及前端信道参数相关的功能；所述底层驱动模组包括第一SPI总线设备管理模块、第二SPI总线设备管理模块和GPIO控制模块，所述第一SPI总线设备管理模块与第一SPI总线通讯，由上层应用模组控制对两片AD9371芯片进行配置，两片AD9371芯片采用不同的副本、相同的配置参数的形式进行配置；所述第二SPI总线设备管理模块与第二SPI总线通讯，驱动板载系统提供的资源实现SPI总线各芯片设备的读写、GPIO端口的控制，以及为上层应用提供IOCTL接口；上层应用模组通过底层驱动模组提供的IOCTL接口，与第一SPI总线设...

【专利技术属性】
技术研发人员：孙勇，陈平，
申请(专利权)人：南京濠暻通讯科技有限公司，
类型：发明
国别省市：江苏,32