并发的图像压缩和缩略图生成制造技术

第一存储器[105]存储表示数字图像[110]的像素的块[115]的值，第二存储器[163]存储缩略图图像[160]中的目标像素的部分值，并且第三存储器[145]存储压缩图像[140]和缩略图图像。处理器[120]从所述第一存储器检索像素块的值。所述处理器还并发地压缩所述值以生成压缩图像以及基于所述块的与所述目标像素的缩放窗口[420]重叠的部分中的像素值来修改所述目标像素的部分值。所述处理器将所述修改的部分值存储在所述第二存储器中，并将所述压缩图像和所述缩略图图像存储在所述第三存储器中。

Concurrent image compression and thumbnail generation

【技术实现步骤摘要】
【国外来华专利技术】并发的图像压缩和缩略图生成
技术介绍
可使用诸如联合照片专家组(JPEG)压缩算法之类的压缩算法来压缩由独立数字相机或并入诸如智能电话和平板计算机的其他装置中的数字相机捕获的数字图像。数字相机包括检测器阵列，以生成表示检测器所接收的光的颜色和强度的信号。信号被转换为一个或多个字节的信息，以表示原始数字图像的每个像素的颜色和强度。然后使用压缩算法来压缩原始数字图像中的块。例如，JPEG压缩算法通过应用离散余弦变换(DCT)来生成表示块中的像素的值的频率分量，从而从原始数字图像压缩像素块(诸如，16x16最小编码单元，MCU)。人眼对较高频率分量较不敏感，因此可丢弃或以相比较低频率分量的较低精度存储较高频率分量，从而压缩所述块。然后，应用附加的无损压缩(诸如，霍夫曼编码)以进一步压缩表示与块相关联的图像的一部分的信息。因此，压缩数字图像需要以连续的块从主存储器检索图像中的每个像素。原始数字图像也可进行缩减(downscale)以产生适合于显示为图标的缩略图图像，例如，以在计算机文档系统中提供图像的视觉表示。缩减会减少表示原始数字图像的像素数，以形成缩略图图像。为了生成原始数字图像的合理表示，缩减算法组合原始数字图像中的多个像素的内插值，以估计缩略图图像中的每个像素的值。内插算法的实例包括最近邻内插、双线性内插、双三次内插等。通常，缩减通过从存储在主存储器中的原始数字图像提取像素行，并且将每行存储在本地图像缓冲器中来执行。然后，使用插值算法来计算缓冲行中的每个像素对缩略图图像中的对应像素的贡献。因此，生成缩略图图像需要以连续的行从主存储器检索图像中的每个像素。附图说明通过参考附图，可更好地理解本公开，并且本公开的许多特征和优点对本领域技术人员变得显而易见。在不同附图中使用的相同附图标号指示类似或完全相同的项目。图1是根据一些实施方案的用于执行对图像的图像压缩和缩减以形成缩略图图像的处理系统的框图。图2是根据一些实施方案的用于内插图像中的像素值以确定缩略图图像中的目标像素的值的映射的图示。图3是根据一些实施方案的使用单次扫描(pass)来访问图像中的数据以用于执行对图像的图像压缩和缩减从而形成缩略图图像的处理系统的框图。图4是根据一些实施方案的包括以行和列组织的一组MCU的图像的一部分的图示。图5是根据一些实施方案的由与缩略图图像中的目标像素相关联的缩放窗口重叠的MCU的图示。图6是根据一些实施方案的包括一组数据单元的MCU的图示，所述一组数据单元由与缩略图图像中的目标像素相关联的缩放窗口重叠。图7是图像的一部分的图示，其示出根据一些实施方案的以行和列组织的一组MCU的访问模式。图8是图像的一部分的图，其示出根据一些实施方案的对应于涵盖多个MCU的缩放窗口的目标像素的值的部分累加。图9是根据一些实施方案的用于并发的图像压缩和缩略图生成的方法的流程图。图10是根据一些实施方案的基于块中的像素值来计算并存储目标像素的部分值的方法的流程图。具体实施方式在数字相机、智能电话、平板计算机、膝上型计算机、台式计算机等中实现的图像处理系统通常执行对数字图像的JPEG压缩和对数字图像的缩减两者以产生对应的缩略图图像。然而，常规JPEG压缩和常规缩减以不同的格式访问数字图像中的像素。例如，常规JPEG压缩以块的形式访问像素值以支持离散余弦变换(DCT)压缩算法，而常规缩减逐行访问像素值以支持将像素值存储在行缓冲器中。如果定义用于导出缩略图图像中的目标像素的像素的源图像窗口分布在多个块，那么无法对像素块执行常规缩减。当源图像与缩略图图像之间的缩放比率较大时，这个问题会更加严重。因此，需要对存储在主存储器中的原始数字图像的像素进行两次单独扫描来检索像素值以执行JPEG压缩和缩减两者。每次扫描都消耗存储器带宽和功率。通过以下事项来减少图像压缩和缩减所消耗的存储器带宽和功率：单次扫描用于存储像素值的系统存储器(或系统存储器的高速缓存)来检索表示数字图像的像素的值，然后使用检索到的像素值来生成压缩图像和缩减缩略图图像。因此，每个像素值仅从系统存储器或高速缓存检索一次，而不是执行常规JPEG压缩和缩减所需的两次检索(每次检索对应一次扫描)。相对于在常规实践中检索像素值所需的两次扫描，从以单次扫描检索的像素值生成压缩图像和缩减缩略图图像将存储器带宽和功耗减少多达一半。在一些实施方案中，以块(诸如，MCU)从系统存储器或高速缓存检索表示数字图像的像素的值，并且对块中的像素的值执行JPEG压缩。与压缩块中的像素值并发地，通过将所述块的边界与目标像素的缩放窗口的边界进行比较来生成缩略图图像中的目标像素的值。将块中的在目标像素的缩放窗口内的像素的一部分的值内插到目标像素的位置，并且累加内插值以形成目标像素的部分值。如果当前块与缩放窗口的一部分重叠或者如果缩放窗口分布在多个相邻块上，那么将部分值存储在本地存储器(诸如，随机访问存储器，RAM)中。响应于缩放窗口与随后检索的像素块重叠并与随后检索的块中的像素值累加，从本地存储器恢复部分值。例如，将随后检索的块中的在缩放窗口内的像素的一部分的值内插到目标像素的位置。然后，将内插值累加在目标像素的部分值中。一旦整个缩放窗口与一个或多个检索到的像素块重叠，就基于部分值确定目标像素的最终值。图1是根据一些实施方案的用于执行对图像的图像压缩和缩减以形成缩略图图像的处理系统100的框图。处理系统100包括存储表示图像110的信息的存储器105。存储器105被实现为将图像110存储在块115(为了清楚起见，仅由附图标号指示出一个)中的系统存储器或高速缓存。例如，图像110可由像素阵列(诸如256x256像素阵列)表示。图像110中的块115中的每一个由像素的子集(诸如，16x16像素最小编码单元MCU)表示。因此，图像110可被细分以便表示为块115的16x16阵列。图像110还可被细分以便表示为各自包括256个像素的256行。处理系统100包括用于实现编码器125的处理器120，所述编码器诸如实现用于压缩图像110的压缩算法的联合照片专家组(JPEG)编码器125。在所示实施方案中，JPEG编码器125包括应用正向离散余弦变换(FDCT)压缩算法的FDCT模块130，所述FDCT压缩算法将图像110从空间(二维，2D)域转换为将图像110表示为具有不同幅值的一组频率分量的频域信号。FDCT模块130丢弃频域信号的高频分量，从而压缩图像110的表示。通过丢弃高频分量来压缩图像是一种有损压缩技术，因为在压缩中会丢失一些信息。压缩量(例如，被丢弃的高频分量的数目)由压缩比确定。使用在编码器135中实现的无损压缩算法来进一步压缩图像110的频域表示。例如，编码器135可实现霍夫曼编码以使用可变长度代码表来对图像110的频域表示进行编码，所述可变长度代码表是基于频域表示中的不同值的估计频率或出现概率而导出的。编码器135产生压缩图像140，所述压缩图像140存储在存储器145中。在一些实施方案中，存储器145是用于实现存储器105的同一系统存储器或高速缓存。然而，存储器105、145也可被实现为不同的存储器元件或高速缓存。至少部分地因为FDCT模块130将表示图像110的像素的值从2D域转换到频域，所以FDCT模本文档来自技高网...

【技术保护点】
1.一种方法，其包括：从第一存储器[105]检索表示数字图像[110]的部分的像素的块[115]的值；从第二存储器[163]检索缩略图图像[160]中的目标像素的部分值；并发地压缩所述值以生成压缩图像[140]以及基于所述块的与所述目标像素的缩放窗口[420]重叠的部分来修改所述部分值；将所述修改的部分值存储在所述第二存储器中；并且将所述压缩图像和所述缩略图图像存储在第三存储器[145]中。

【技术特征摘要】
【国外来华专利技术】2016.12.09 IN 201641042223;2017.01.24 US 15/414,461.一种方法，其包括：从第一存储器[105]检索表示数字图像[110]的部分的像素的块[115]的值；从第二存储器[163]检索缩略图图像[160]中的目标像素的部分值；并发地压缩所述值以生成压缩图像[140]以及基于所述块的与所述目标像素的缩放窗口[420]重叠的部分来修改所述部分值；将所述修改的部分值存储在所述第二存储器中；并且将所述压缩图像和所述缩略图图像存储在第三存储器[145]中。2.如权利要求1所述的方法，其还包括：迭代地检索表示所述数字图像的多个部分的多个像素块的值，检索对应于与所述多个像素块重叠的所述缩放窗口的所述缩略图图像中的所述目标像素的部分值，并且并发地将压缩算法应用于所述值以及在逐块的基础上修改所述部分值。3.如权利要求1所述的方法，其中修改所述目标像素的所述部分值包括：将所述块的边界与所述缩放窗口的边界进行比较，以确定所述块的与所述缩放窗口重叠的所述部分。4.如权利要求3所述的方法，其中修改所述目标像素的所述部分值包括：将所述块的与所述缩放窗口重叠的所述部分中的所述像素的所述值内插到所述目标像素的位置，并将所述内插值累加在所述目标像素的所述部分值中。5.如权利要求3所述的方法，其中将所述修改的部分值存储在所述第二存储器中包括：响应于所述缩放窗口的部分在所述块外部且在先前从所述第一存储器检索的任何块外部而存储所述修改的部分值。6.如权利要求1所述的方法，其中从所述第二存储器检索所述目标像素的所述部分值包括：响应于所述缩放窗口与从所述第一存储器检索的所述像素块重叠，检索所述部分值。7.如权利要求1所述的方法，其还包括：响应于确定所述缩放窗口的整体已与所述块或者先前从所述第一存储器检索的至少一个块重叠而将所述目标像素的完整值设定为等于所述部分值。8.如权利要求7所述的方法，其中存储所述缩略图图像包括：将所述目标像素的所述完整值存储在所述第三存储器中。9.一种设备，其包括：第一存储器[105]，用于存储表示数字图像[110]的像素块的值；第二存储器[163]，用于存储缩略图图像[160]中的目标像素的部分值；第三存储器[145]，用于存储压缩图像和缩略图图像；以及处理器[120]，用于：从所述第一存储器检索像素块[115]的值，并发地压缩所述值以生成压缩图像[140]以及基于所述块的与目标像素的缩放窗口[420]重叠的部分中的像素值来修改所述目标像素的部分值，将所述修改的部分值存储在所述第二存储器中，并且将所述压缩图像和所述缩略图图像存储在所述第三存储...

【专利技术属性】
技术研发人员：玛哈拉克施米·蒂基雷迪，拉古杜·沙特什，
申请(专利权)人：超威半导体公司，
类型：发明
国别省市：美国,US