电压产生装置及其校准方法制造方法及图纸

本发明专利技术提供一种电压产生装置及其校准方法。所述电压产生装置包括带隙电路、稳压器电路以及校准电路。带隙电路提供带隙电压。稳压器电路依据带隙电压来对应产生输出电压。于校准期间的第一阶段，校准电路检测带隙电压，并且依照带隙电压对应设定带隙电路中的至少一个电阻的阻值。于校准期间的第二阶段，校准电路检测输出电压，并且依照输出电压对应设定稳压器电路中的至少一个电阻的阻值。

Voltage Generator and Its Calibration Method

【技术实现步骤摘要】
电压产生装置及其校准方法
本专利技术涉及一种电压产生装置及其校准方法。
技术介绍
在许多电子电路中，往往需要稳定且精准的参考电压。带隙(BandGap或energygap)电路被广泛应用于电子电路中，以提供参考电压。
技术实现思路
本专利技术提供一种电压产生装置及其校准方法，以提供稳定且精准的输出电压。本专利技术的实施例提供一种电压产生装置。所述电压产生装置包括带隙电路、稳压器(regulator)电路以及校准电路。带隙电路包含斩波放大器(ChopperAmplifier)与至少一个带隙电路电阻。带隙电路用以提供带隙电压。稳压器电路耦接至带隙电路，以接收带隙电压。稳压器电路可以依据带隙电压来对应产生输出电压。稳压器电路包含至少一个稳压器电阻。校准电路耦接至带隙电路，以接收带隙电压。校准电路耦接至稳压器电路，以接收输出电压。于校准期间的第一阶段，校准电路检测带隙电压，并且依照带隙电压对应设定所述带隙电路电阻中的至少一个电阻的阻值。于校准期间的第二阶段，校准电路检测输出电压，并且依照输出电压对应设定所述稳压器电阻中的至少一个电阻的阻值。本专利技术的实施例还提供一种电压产生装置的校准方法。所述校准方法包括：由带隙电路提供带隙电压，其中该带隙电路包含斩波放大器与至少一个带隙电路电阻；于校准期间的第一阶段，由校准电路检测带隙电压，并且依照带隙电压对应设定所述带隙电路电阻中的至少一个电阻的阻值；由稳压器电路依据带隙电压来对应产生输出电压，其中稳压器电路包含至少一个稳压器电阻；以及于校准期间的第二阶段，由校准电路检测输出电压，并且依照输出电压对应设定所述稳压器电阻中的至少一个电阻的阻值。基于上述，本专利技术诸实施例所述电压产生装置及其校准方法，其于校准期间先校准带隙电路的电阻，然后才校准稳压器电路的电阻。所述电压产生装置采用了具有斩波放大器的带隙电路来提供稳定且精准的带隙电压，以及采用了稳压器电路来提供驱动能力。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。附图说明包含附图以便进一步理解本专利技术，且附图并入本说明书中并构成本说明书的一部分。附图说明本专利技术的实施例，并与描述一起用于解释本专利技术的原理。图1是依照本专利技术的一实施例所绘示的一种电压产生装置的电路方块(circuitblock)示意图；图2是依照本专利技术的一实施例所绘示的一种电压产生装置的校准方法的流程示意图；图3是依照本专利技术的另一实施例所绘示的一种电压产生装置的电路方块示意图；以及图4是依照本专利技术的一实施例说明图1所示校准电路的电路方块示意图。附图标号说明100：电压产生装置；110：带隙电路；111：斩波放大器；111a：路由电路；111b：运算放大器；112：低通滤波电路；120：稳压器电路；121：误差放大器；122：功率晶体管；130：校准电路；131：电压比较器；132：计数器；133：缓存器；134：逻辑控制电路；135：时钟控制电路；300：电压产生装置；C1：电容；CLK：时钟信号；CR1～CR6：阻值调整命令；GND：参考电压；in1：第一输入端；in2：第二输入端；out1：第一输出端；out2：第二输出端；Q1～Q2：晶体管；R1～R7：电阻；S210～S240：步骤；VBG：带隙电压；VBGi：理想值(设计目标值)；VIN：输入电压；VOUT：输出电压。具体实施方式现将详细地参考本专利技术的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在图式和描述中用来表示相同或相似部分。不同实施例中使用相同标号或使用相同用语的组件/构件/步骤可以相互参照相关说明。在本案说明书全文(包括权利要求)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以透过其他装置或某种连接手段而间接地连接至该第二装置。为了提高电压产生装置的输出电压的精确度，减小温度漂移，下述诸实施例提供了对调整校准(trimmingcalibration)方式的改进。在测试期间(校准期间)，下述诸实施例所述校准方法在两个阶段进行两次量测与两次调整(trimming)，即可校准制程偏移和偏移量变化(offsetvariation)，节省时间成本。在一些实施例中，于校准期间的第一阶段使用了时钟(Clock)信号，而在校准期间的第二阶段与正常操作期间都不使用时钟信号，因此在校准期间的第二阶段与正常操作期间中不会有周期性噪声(noise)迭加在输出电压上。图1是依照本专利技术的一实施例所绘示的一种电压产生装置100的电路方块(circuitblock)示意图。电压产生装置100包括带隙(bandgap或energygap)电路110、稳压器(regulator)电路120以及校准电路130。带隙电路110可以提供带隙电压VBG。带隙电路110包含斩波放大器(ChopperAmplifier)111与至少一个带隙电路电阻。于图1所示实施例中，所述带隙电路电阻包括第一电阻R1、第二电阻R2、第三电阻R3与第四电阻R4。第二电阻R2的第一端耦接至第一电阻R1的第一端。第一电阻R1的第二端耦接至斩波放大器111的第二输入端。第二电阻R2的第二端耦接至斩波放大器111的第一输入端。第三电阻R3的第一端耦接至第一电阻R1的第二端。第四电阻R4的第一端耦接至斩波放大器111的输出端。第四电阻R4的第二端耦接至第一电阻R1的第一端与第二电阻R2的第一端。图1所示第一电阻R1、第二电阻R2、第三电阻R3与第四电阻R4可以是可变电阻。所述可变电阻的实施方式可以依照设计需求来决定。举例来说，第一电阻R1、第二电阻R2、第三电阻R3与第四电阻R4可以是已知的可变电阻或是其他可变电阻组件/电路。校准电路130可以输出阻值调整命令CR1、CR2、CR3与CR4来分别控制/设定第一电阻R1、第二电阻R2、第三电阻R3与第四电阻R4的阻值。依照设计需求，第一电阻R1、第二电阻R2、第三电阻R3与第四电阻R4中的一个或多个可以改用定电阻。举例来说，在其他实施例中，第一电阻R1、第二电阻R2与第四电阻R4可以是可变电阻，而第三电阻R3可以是定电阻。相对应地，阻值调整命令CR3可以被省略。或者，在其他实施例中，第四电阻R4可以是可变电阻，而第一电阻R1、第二电阻R2与第三电阻R3可以是定电阻。相对应地，阻值调整命令CR1、CR2与CR3可以被省略。于图1所示实施例中，带隙电路110还包括第一晶体管Q1、第二晶体管Q2以及低通滤波电路112。第一晶体管Q1的第一端(例如射极)耦接至第三电阻R3的第二端。第一晶体管Q1的第二端(例如集极)与控制端(例如基极)耦接至参考电压GND。第二晶体管Q2的第一端(例如射极)耦接至第二电阻R2的第二端。第二晶体管Q2的第二端(例如集极)与控制端(例如基极)耦接至参考电压GND。低通滤波电路112的输入端耦接至斩波放大器111的输出端。低通滤波电路112的输出端输出带隙电压VBG给稳压器电路120。所述斩波放大器111的实施方式可以依照设计需求来决定。举例来说，斩波放大器111可以是已知的斩波放大器或是其他斩波放大组件/电路。于本文档来自技高网...

【技术保护点】
1.一种电压产生装置，其特征在于，包括：带隙电路，包含斩波放大器与至少一个带隙电路电阻，所述带隙电路提供带隙电压；稳压器电路，耦接至所述带隙电路以接收所述带隙电压，依据所述带隙电压来对应产生输出电压，其中所述稳压器电路包含至少一个稳压器电阻；以及校准电路，耦接至所述带隙电路以接收所述带隙电压，耦接至所述稳压器电路以接收所述输出电压，其中于校准期间的第一阶段，所述校准电路检测所述带隙电压并且依照所述带隙电压对应设定所述至少一个带隙电路电阻中的至少一个电阻的阻值，以及于所述校准期间的第二阶段，所述校准电路检测所述输出电压并且依照所述输出电压对应设定所述至少一个稳压器电阻中的至少一个电阻的阻值。

【技术特征摘要】
1.一种电压产生装置，其特征在于，包括：带隙电路，包含斩波放大器与至少一个带隙电路电阻，所述带隙电路提供带隙电压；稳压器电路，耦接至所述带隙电路以接收所述带隙电压，依据所述带隙电压来对应产生输出电压，其中所述稳压器电路包含至少一个稳压器电阻；以及校准电路，耦接至所述带隙电路以接收所述带隙电压，耦接至所述稳压器电路以接收所述输出电压，其中于校准期间的第一阶段，所述校准电路检测所述带隙电压并且依照所述带隙电压对应设定所述至少一个带隙电路电阻中的至少一个电阻的阻值，以及于所述校准期间的第二阶段，所述校准电路检测所述输出电压并且依照所述输出电压对应设定所述至少一个稳压器电阻中的至少一个电阻的阻值。2.根据权利要求1所述的电压产生装置，其特征在于，所述校准电路于所述校准期间的所述第一阶段提供时钟信号给所述斩波放大器，以及于所述校准期间的所述第二阶段与正常操作期间不提供所述时钟信号给所述斩波放大器。3.根据权利要求2所述的电压产生装置，其特征在于，所述斩波放大器包括：路由电路，具有第一输入端、第二输入端、第一输出端、第二输出端与控制端，其中所述路由电路的所述控制端耦接至所述校准电路以接收所述时钟信号，当所述时钟信号为第一逻辑准位时所述路由电路的所述第一输入端电性连接至所述路由电路的所述第一输出端以及所述路由电路的所述第二输入端电性连接至所述路由电路的所述第二输出端，以及当所述时钟信号为第二逻辑准位时所述路由电路的所述第一输入端电性连接至所述路由电路的所述第二输出端以及所述路由电路的所述第二输入端电性连接至所述路由电路的所述第一输出端；以及运算放大器，具有第一输入端、第二输入端与输出端，其中所述运算放大器的所述第一输入端耦接至所述路由电路的所述第一输出端，所述运算放大器的所述第二输入端耦接至所述路由电路的所述第二输出端，以及所述运算放大器的所述输出端作为所述斩波放大器的输出端。4.根据权利要求1所述的电压产生装置，其特征在于，所述至少一个带隙电路电阻包括第一电阻、第二电阻、第三电阻与第四电阻，所述第二电阻的第一端耦接至所述第一电阻的第一端，所述第二电阻的第二端耦接至所述斩波放大器的第一输入端，所述第一电阻的第二端耦接至所述斩波放大器的第二输入端，所述第三电阻的第一端耦接至所述第一电阻的所述第二端，所述第四电阻的第一端耦接至所述斩波放大器的输出端，所述第四电阻的第二端耦接至所述第一电阻的所述第一端，所述带隙电路还包括：第一晶体管，所述第一晶体管的第一端耦接至所述第三电阻的第二端，所述第一晶体管的第二端与控制端耦接至参考电压；第二晶体管，所述第二晶体管的第一端耦接至所述第二电阻的所述第二端，所述第二晶体管的第二端与控制端耦接至所述参考电压；以及低通滤波电路，所述低通滤波电路的输入端耦接至所述斩波放大器的所述输出端，所述低通滤波电路的输出端输出所述带隙电压给所述稳压器电路。5.根据权利要求4所述的电压产生装置，其特征在于，所述低通滤波电路包括：电阻，所述电阻的第一端耦接至所述斩波放大器的所述输出端，所述电阻的第二端输出所述带隙电压给所述稳压器电路；以及电容，所述电容的第一端耦接至所述电阻的所述第二端，所述电容的第二端耦接至所述参考电压。6.根据权利要求1所述的电压产生装置，其特征在于，所述斩波放大器的输出端作为所述带隙电路的输出端以提供所述带隙电压给所述稳压器电路，所述至少一个带隙电路电阻包括第一电阻、第二电阻、第三电阻与第四电阻，所述第二电阻的第一端耦接...

【专利技术属性】
技术研发人员：王伟，费晓冬，
申请(专利权)人：智原科技股份有限公司，
类型：发明
国别省市：中国台湾,71