芯片保护电路制造技术

一种芯片保护电路，应用于芯片，包含变压电路、第一保护电路以及第二保护电路。变压电路具有各自设置于电压电路的第一侧与第二侧的第一端、第二端及中心抽头端，且设置于第二侧的中心抽头端接地。第一保护电路包含二极管，二极管的一端耦接设置于第一侧的中心抽头端，二极管的另一端接地。第二保护电路包含输入端及输出端，第二保护电路的输入端耦接设置于第二侧的第一端及第二端，第二保护电路的输出端耦接芯片。

Chip protection circuit

【技术实现步骤摘要】
芯片保护电路
本专利技术涉及一种芯片保护电路，特别涉及一种保护芯片不受突波信号(例如雷击)影响的芯片保护电路。
技术介绍
电子产品(例如芯片)属于精密的仪器，因此容易受到外在环境的影响而损坏。除物理性的碰撞会导致电子产品的损坏外，难以避免的静电及雷击也都会导致电子产品的损坏。因此，如何设计芯片保护电路来保护电子产品，将是本专利技术亟欲解决的问题。
技术实现思路
本专利技术的一实施例公开一种芯片保护电路，应用于芯片，包含变压电路、第一保护电路以及第二保护电路。变压电路具有各自设置于变压电路的第一侧与第二侧的至少一个第一端、至少一个第二端及至少一个中心抽头端，且设置于第二侧的至少一个中心抽头端接地。第一保护电路包含二极管，二极管的一端耦接设置于第一侧的至少一个中心抽头端，二极管的另一端接地。第二保护电路包含多个输入端及多个输出端，第二保护电路的多个输入端耦接设置于第二侧的至少一个第一端及至少一个第二端，第二保护电路的多个输出端耦接芯片，其中当设置于第一侧的至少一个第一端及至少一个第二端接收第一突波信号时，设置于第一侧的至少一个中心抽头端将根据第一突波信号而产生至少一个第一感应电流，至少一个第一感应电流通过二极管而被导引至地；当第二保护电路的多个输入端中的第一输入端接收第二突波信号时，第二保护电路控制第二突波信号通过第二保护电路的多个输入端中的第二输入端流出，并将第二突波信号导引至地。附图说明图1为根据本专利技术的一实施例所示的芯片保护电路耦接于芯片与网络接头之间的电路示意图；图2为根据本专利技术的一实施例所示的第一突波信号作用于芯片保护电路的示意图；图3为根据本专利技术的一实施例所示的第二突波信号及第三突波信号作用于芯片保护电路的示意图；图4为根据本专利技术的另一实施例所示的第二突波信号及第三突波信号作用于芯片保护电路的示意图。具体实施方式下文举实施例配合附图作详细说明，以更好地理解本专利技术的实施方式，但所提供的实施例并非用以限制本专利技术所涵盖的范围，而结构操作的描述并非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等技术效果的装置，皆为本专利技术所涵盖的范围。请参照图1，其为根据本专利技术的一实施例所示的芯片保护电路100耦接于芯片200与网络接头300之间的电路示意图。芯片保护电路100包含变压电路110、第一保护电路120及第二保护电路130。于一实施例中，芯片保护电路100还包含第三保护电路140。变压电路110具有设置于变压电路110的第一侧(即一次侧)的第一端A1、第二端B1及中心抽头端C1，以及设置于变压电路110的第二侧(即二次侧)的第一端A2、第二端B2及中心抽头端C2，且变压电路110的第二侧的中心抽头端C2通过电容而接地。进一步地，变压电路110包含第一变压器组111及第二变压器组112，第一变压器组111包含二第一变压器，第二变压器组112包含二第二变压器。第一变压器具有设置于第一变压器的第一侧(即一次侧)的第一端A1、第二端B1及中心抽头端C1，以及设置于第一变压器的第二侧(即二次侧)的第一端A2、第二端B2及中心抽头端C2，且第一变压器的第二侧的中心抽头端C2通过电容而接地；第二变压器具有设置于第二变压器的第一侧(即一次侧)的第一端A1、第二端B1及中心抽头端C1，以及设置于第二变压器的第二侧(即二次侧)的第一端A2、第二端B2及中心抽头端C2，且第二变压器的第二侧的中心抽头端C2通过电容而接地。第一保护电路120包含二极管D，二极管D包含第一端及第二端，二极管D的第一端耦接第一变压器及第二变压器的第一侧的中心抽头端C1，二极管D的第二端接地。于一实施例中，第一保护电路120还包含电阻R，电阻R与二极管D并联。于一实施例中，第一保护电路120还包含电容C，电容C与电阻R串联。于一实施例中，二极管为瞬态电压抑制(transient-voltage-suppression，TVS)二极管。第二保护电路130包含输入端及输出端，第二保护电路130的输入端耦接第一变压器及第二变压器的第二侧的各第一端A2、各第二端B2及各中心抽头端C2，第二保护电路130的输出端耦接芯片200。进一步地，第二保护电路130包含第一保护芯片131及第二保护芯片132。第一保护芯片131包含输入端及输出端，第二保护芯片132包含输入端及输出端。第一保护芯片131的输入端耦接各第一变压器的第二侧的第一端A2及第二端B2，第二保护芯片132的输入端耦接各第二变压器的第二侧的第一端A2及第二端B2。于一实施例中，第一保护芯片131及第二保护芯片132为TVS芯片。第三保护电路140包含电阻R，电阻R耦接于第二保护电路130的输出端与芯片200的输入端之间。于一实施例中，芯片保护电路100还包含扼流圈150，扼流圈150耦接于变压电路110与第二保护电路130之间。进一步地，各扼流圈150包含输入端与输出端，各扼流圈150的输入端耦接变压电路110的第二侧的各第一端A2、各第二端B2及各中心抽头端C2，各扼流圈150的输出端耦接第二保护电路130的输入端。再请参照图2，其为根据本专利技术的一实施例所示的第一突波信号S10作用于芯片保护电路100的示意图。当第一变压器组111的第一变压器及第二变压器组112的第二变压器的第一侧的第一端A1及第二端B1接收第一突波信号S10时，由于第一变压器及第二变压器的特性，第一变压器及第二变压器的第一侧的中心抽头端C1将根据第一突波信号S10而感应出第一感应电流I10，且第一感应电流I10将流至第一保护电路120。由于对应第一感应电流I10的感应电势大于第一保护电路120的二极管D的崩溃电压，此时二极管D将会导通，故第一感应电流I10将依据箭头方向且经过电容C后导引至地。于一实施例中，二极管D的崩溃电压可为6.4～7.0V，然并不以此为限。因此，第一感应电流I10因而可被疏通，而不会发生乱窜的状况，进而避免造成芯片200的损坏。另外，当第一变压器组111的第一变压器及第二变压器组112的第二变压器的第一侧的第一端A1及第二端B1接收一般信号时，第一变压器及第二变压器的第一侧的中心抽头端C1将根据此信号而感应出一般感应电流，且此感应电流I10将流至第一保护电路120。由于对应此感应电流的感应电势小于于第一保护电路120的二极管D的崩溃电压，此时二极管D将不会导通，故此感应电流将流经电阻R，且经过电容C后导引至地。换句话说，电阻R用以形成适用于一般信号的导通路径，可作为一种终端电阻。于一实施例中，第一突波信号S10为共模信号。再请参照图3，其为根据本专利技术的一实施例所示的第二突波信号S20及第三突波信号S30作用于芯片保护电路100的示意图。当第二保护电路130的第一保护芯片131的第一输入端IT1接收第二突波信号S20时，基于第一保护芯片131的特性，第二突波信号S20的第二突波分流信号S21自第一保护芯片131的第二输入端IT2、第三输入端IT3及第四输入端IT4的任一者、任两者或全部流出并被导引至地。于图3的实施例中，第二突波分流信号S21的输出端以第二输入端IT2为示例。因此，第二突波信号S20因而可被疏通，而不会发生乱窜的状况，进而避免造成芯片200的损坏。若第二突波信号S20不会全部自第一保护芯本文档来自技高网...

【技术保护点】
1.一种芯片保护电路，应用于芯片，其特征在于，包含：变压电路，具有各自设置于所述变压电路的第一侧与第二侧的至少一个第一端、至少一个第二端及至少一个中心抽头端，且设置于所述第二侧的所述至少一个中心抽头端接地；第一保护电路，包含二极管，所述二极管的一端耦接设置于所述第一侧的所述至少一个中心抽头端，所述二极管的另一端接地；以及第二保护电路，包含多个输入端及多个输出端，所述第二保护电路的所述多个输入端耦接设置于所述第二侧的所述至少一个第一端及所述至少一个第二端，所述第二保护电路的所述多个输出端耦接所述芯片，其中当设置于所述第一侧的所述至少一个第一端及所述至少一个第二端接收第一突波信号时，设置于所述第一侧的所述至少一个中心抽头端将根据所述第一突波信号而产生至少一个第一感应电流，所述至少一个第一感应电流通过所述二极管而被导引至地；当所述第二保护电路的所述多个输入端中的第一输入端接收第二突波信号时，所述第二保护电路控制所述第二突波信号通过所述第二保护电路的所述多个输入端中的第二输入端流出，并将所述第二突波信号导引至地。

【技术特征摘要】
2018.01.12 TW 1071013151.一种芯片保护电路，应用于芯片，其特征在于，包含：变压电路，具有各自设置于所述变压电路的第一侧与第二侧的至少一个第一端、至少一个第二端及至少一个中心抽头端，且设置于所述第二侧的所述至少一个中心抽头端接地；第一保护电路，包含二极管，所述二极管的一端耦接设置于所述第一侧的所述至少一个中心抽头端，所述二极管的另一端接地；以及第二保护电路，包含多个输入端及多个输出端，所述第二保护电路的所述多个输入端耦接设置于所述第二侧的所述至少一个第一端及所述至少一个第二端，所述第二保护电路的所述多个输出端耦接所述芯片，其中当设置于所述第一侧的所述至少一个第一端及所述至少一个第二端接收第一突波信号时，设置于所述第一侧的所述至少一个中心抽头端将根据所述第一突波信号而产生至少一个第一感应电流，所述至少一个第一感应电流通过所述二极管而被导引至地；当所述第二保护电路的所述多个输入端中的第一输入端接收第二突波信号时，所述第二保护电路控制所述第二突波信号通过所述第二保护电路的所述多个输入端中的第二输入端流出，并将所述第二突波信号导引至地。2.根据权利要求1所述的芯片保护电路，其特征在于，还包含：第三保护电路，包含多个电阻，所述多个电阻耦接于所述第二保护电路的所述多个输出端与所述芯片的所述多个输入端之间，其中当所述第二保护电路的所述多个输出端的第一输出端输出第三突波信号时，所述第三突波信号在通过与所述第一输出端耦接的所述电阻之后被衰减。3.根据权利要求2所述的芯片保护电路，其特征在于，所述第一突波信号为共模信号，所述第二突波信号及所述第三突波信号为差模信号。4.根据权利要求1所述的芯片保护电路，其特征在于，还包含：至少一个扼流圈，耦接于所述变压电路与所述第二保护电路之间。5.根据权利要求4所述的芯片保护电路，其特征在于，所述至少一个扼流圈包含三输入端及三输出端，所述至少一个扼流圈的所述三输入端耦接所述变压电路的设置于所述第二侧的所述至少一个第一端、所述至少一个第二端及所述至少一个中心抽头端，所述至少一个扼流圈的所述三输出端的其中两者耦接所述芯片的所述多个输入端。6.根据权利要求1所述的芯片保护电...

【专利技术属性】
技术研发人员：白秋阳，
申请(专利权)人：和硕联合科技股份有限公司，
类型：发明
国别省市：中国台湾,71