一种C波段频率综合器制造技术

本实用新型专利技术提供了一种C波段频率综合器，包括晶振信号分配单元路、发射激励信号产生单元、C波段基准信号产生单元；其中晶振信号分配单元产生晶振信号并将信号功分为多路参考信号；发射激励信号产生单元实现一路参考信号作为二次本振信号的输出和该路参考信号与其他路参考信号的下变频；C波段基准信号产生单元实现两路参考信号的上变频。

A C-Band Frequency Synthesizer

【技术实现步骤摘要】
一种C波段频率综合器
本技术涉及一种频率综合器技术，特别是一种C波段频率综合器。
技术介绍
频率综合器用于雷达频率源系统，为系统提供频率综合。主要功能是为收发提供稳定的激励信号、本地振荡信号。为信处提供参考时钟。
技术实现思路
本技术的目的在于提供一宗C波段频率综合器，包括晶振信号分配单元路、发射激励信号产生单元、C波段基准信号产生单元；晶振信号分配单元产生晶振信号并将信号功分为多路参考信号；发射激励信号产生单元实现一路参考信号作为二次本振信号的输出和该路参考信号与其他路参考信号的下变频；C波段基准信号产生单元实现两路参考信号的上变频。采用上述频率综合器，晶振信号分配单元包括晶振、第一功分器；晶振与功分器的输入端连接，第一功分器的第一输出端输出晶振信号作为时钟参考信号，第一功分器的其他输出端分别与不同的锁相环或直接数字式频率合成器连接生成不同频率的参考信号或数字波形信号。采用上述频率综合器，发射激励信号产生单元包括第二锁相环、第二功分器、第一直接数字式频率合成器、第一混频器、数控衰减器；第二锁相环输入端与晶振信号分配单元的一输出端连接，第二功分器输入端与第二锁相环输出端连接，第二功分器第一输出端输出第二本振信号，第一直接数字式频率合成器输入端与晶振信号分配单元的另一输出端连接，第一混频器的两个输入端分别与第二功分器第二输出端和直接数字式频率合成器输出端连接，数控衰减器的输入端与第一混频器输出端连接，数控衰减器输出端输出发射激励信号。采用上述频率综合器，C波段基准信号产生单元包括第三锁相环、第四锁相环、第二直接数字式频率合成器、第二混频器；其中第三锁相环输入端与晶振信号分配单元的一输出端连接，第四锁相环输入端与晶振信号分配单元的一输出端连接，第二直接数字式频率合成器输入端与第四锁相环输出端连接，第二混频器的两个输入端分别与第三锁相环输出端和第二直接数字式频率合成器输出端连接，第二混频器输出端与放大器、衰减器、滤波器连接输出C波段基准信号。本技术与现有技术相比，具有以下优点：(1)以晶振信号为基准，产生多个相参时钟信号；(2)以晶振信号为基准，产生C波段信号1，经过功分两路，其中一路与内部DDS1产生的线性调频信号混频生成发射激励信号输出，另一路直接输出，为收发系统提供二本振信号；(3)以晶振信号为基准，产生C波段信号2，与内部DDS2产生的跳频信号混频生成基准信号输出。下面结合说明书附图对本技术做进一步描述。附图说明图1为本技术原理示意图。图2为本技术具体结构示意图。图3为晶振信号分配单元原理示意图。图4为发射激励信号产生单元原理示意图。图5为C波段基准信号产生单元原理示意图。图6为电源及控制单元原理示意图。具体实施方式结合图1、图2，一种C波段频率综合器，包括晶振信号分配单元路、发射激励信号产生单元、C波段基准信号产生单元，还包括电源及控制单元。晶振信号分配单元产生晶振信号并将信号功分为多路参考信号。发射激励信号产生单元实现一路参考信号作为二次本振信号的输出和该路参考信号与其他路参考信号的下变频。C波段基准信号产生单元实现两路参考信号的上变频。电源及控制单元实现稳压、电源分配，以及接收外部控制指令，实现频率跳变、接收控制指令，通过驱动电路控制发射激励信号大小功率输出等功能。结合图3，晶振信号分配单元包括晶振、第一功分器。晶振与功分器的输入端连接，第一功分器的第一输出端输出晶振信号作为时钟参考信号，第一功分器的其他输出端分别与不同的锁相环或直接数字式频率合成器连接生成不同频率的参考信号或数字波形信号。由于频综部分需要输出时钟信号频率，选用晶振作为系统基准源，可以极大简化时钟信号电路设计，因此选择晶振作为系统基准源。晶振的相位噪声指标与DDS系统时钟信号及激励信号等的相位噪声密切相关，选择恒温晶振的静态相位噪声，振动条件下，设计上留有一定余量。结合图3，功分器经过锁相环后输出的信号频率分别为500MHz、625MHz、3480MHz、6000MHz和6900MHz。其中500MHz时钟信号具有较高的相位噪声指标，考虑到小型化布局，方案采用集成封装锁相环模块，特点是体积小。结合图3，晶振信号分配单元中还设置若干低通滤波器，参考信号经过低通滤波器，主要为了抑制谐波分量，减小其对后级电路的影响，滤波器采用LC结构，仿真插损1dB，二次谐波抑制约35dB。结合图4，发射激励信号产生单元包括第二锁相环、第二功分器、第一直接数字式频率合成器、第一混频器、数控衰减器。第二锁相环输入端与晶振信号分配单元的一输出端连接，第二功分器输入端与第二锁相环输出端连接，第二功分器第一输出端输出第二本振信号，第一直接数字式频率合成器输入端与晶振信号分配单元的另一输出端连接，第一混频器的两个输入端分别与第二功分器第二输出端和直接数字式频率合成器输出端连接，数控衰减器的输入端与第一混频器输出端连接，数控衰减器输出端输出发射激励信号。在发射激励信号产生单元中以HMC704LP4为鉴相器所组成的模拟锁相环路，近端鉴相泄漏等杂散抑制，相位噪声，以晶振振动相噪计算，本振源在振动下的相位噪声。该锁相环将晶振产生的参考信号从100MHz变为6000MHz的本振源信号。本振源信号产生后，经过功分，其中一路作为二次本振信号输出，在二次本振信号链路中放大器工作在线性，其余没有杂散恶化，因此最终二次本振杂散抑制，满足要求。第一直接数字式频率合成器将晶振产生的参考信号转换为625MHz的数字波形信号。本振源信号与第一直接数字式频率合成器的信号下变频后，产生发射激励信号，其中最主要的杂散信号为本振泄漏，根据实测结果，该处本振抑制，因此采用两级小体积的介质滤波器实现进一步的杂散抑制，单级滤波器插损，本振抑制，其余交调抑制，经过两级滤波器后，根据工程经验，最终的杂散指标满足要求。根据激励信号输出幅度要求，信号经过变频产生后，设计两级放大器用于将信号放大到一定的功率输出。第一级放大器设计主要考虑增益和功耗，采用HMC***型器件，该款放大器也作为二次本振输出端的末级放大器使用，根据增益链路推算，二次本振放大器输出端的功率典型值满足要求。第二级放大器设计主要考虑在发射激励频段的输出能力，链路增益设计上，该放大器将工作在饱和态。射激励信号还应具有自检模式下的小功率输出功能，本方案采用数控衰减器的方式实现自检功能，选用1位/30dB的数控衰减器BW165SM5，当DDS1解码后，将自检控制提供给相关控制电路，然后经过驱动转换给数控衰减器，实现大小功率切换的功能。该型数控衰减的响应速度约5ns，与高速驱动电路搭配后，最终响应时间将小于15ns。结合图5，C波段基准信号产生单元包括第三锁相环、第四锁相环、第二直接数字式频率合成器、第二混频器。第三锁相环输入端与晶振信号分配单元的一输出端连接，第四锁相环输入端与晶振信号分配单元的一输出端连接，第二直接数字式频率合成器输入端与第四锁相环输出端连接，第二混频器的两个输入端分别与第三锁相环输出端和第二直接数字式频率合成器输出端连接，第二混频器输出端与放大器、衰减器、滤波器连接输出C波段基准信号。在C波段基准信号产生单元中以HMC704LP4为鉴相器所组成的模拟锁相环路，近端鉴相泄漏等杂散抑制，相位噪声为本文档来自技高网...

【技术保护点】
1.一种C波段频率综合器，其特征在于，包括晶振信号分配单元路、发射激励信号产生单元、C波段基准信号产生单元；其中晶振信号分配单元产生晶振信号并将信号功分为多路参考信号；发射激励信号产生单元实现一路参考信号作为二次本振信号的输出和该路参考信号与其他路参考信号的下变频；C波段基准信号产生单元实现两路参考信号的上变频。

【技术特征摘要】
1.一种C波段频率综合器，其特征在于，包括晶振信号分配单元路、发射激励信号产生单元、C波段基准信号产生单元；其中晶振信号分配单元产生晶振信号并将信号功分为多路参考信号；发射激励信号产生单元实现一路参考信号作为二次本振信号的输出和该路参考信号与其他路参考信号的下变频；C波段基准信号产生单元实现两路参考信号的上变频。2.根据权利要求1所述的频率综合器，其特征在于，晶振信号分配单元包括晶振、第一功分器；其中晶振与功分器的输入端连接，第一功分器的第一输出端输出晶振信号作为时钟参考信号，第一功分器的其他输出端分别与不同的锁相环或直接数字式频率合成器连接生成不同频率的参考信号或数字波形信号。3.根据权利要求1所述的频率综合器，其特征在于，发射激励信号产生单元包括第二锁相环、第二功分器、第一直接数字式频率合成器、第一混频器、数控衰减器；其中第二锁相环输入端与晶振信号分...

【专利技术属性】
技术研发人员：雍定超，徐杰，邓浩然，朱杨龙，黄春森，
申请(专利权)人：南京誉葆科技有限公司，
类型：新型
国别省市：江苏,32