PCB耦合器制造技术

本发明专利技术公开了一种PCB耦合器，所述耦合器包括自上而下依次叠置的第一层、第二层和第三层，所述第一层上设置有输入端、输出端、耦合端和隔离端以及连接所述输入端和输出端的主线，其中所述耦合端和所述隔离端位于所述主线的同侧、与所述主线垂直且不相交，所述隔离端平行于所述耦合端，所述第二层上设置有副线，所述副线通过第一换层过孔和第二换层过孔将所述耦合端和所述隔离端相连，所述第三层上设置有接地层，所述接地层与所述主线、所述副线、所述耦合端和所述隔离端均不重合。所述耦合器结构简单，体积较小，插入损耗小，耦合度较高。

PCB Coupler

【技术实现步骤摘要】
PCB耦合器
本专利技术涉及一种耦合器，特别涉及一种小尺寸PCB耦合器。
技术介绍
在新的WIFI产品中，所采用的通信制式的信号峰均比越来越大，如果采用传统的功率回退的方式来实现功放，会造成很大的功率浪费，因此使用DPD(digitalpre-distortion，数字预失真)技术来实现功放部件的高效率。参见图1，DPD技术主要的实现方式是对输入PA(功率放大)部件1的信号和PA部件1的输出信号进行采样，并进行误差的算法，从而在PA部件的输入口加入一个与PA的失真反方向的信号，抵消PA部件的失真。其中耦合器2就是该技术用到的一个关键元器件，以完成信号采样和反馈。目前常用的耦合器有LTCC(LowTemperatureCo-firedCeramic，低温共烧陶瓷)的集成耦合器，但是其结构相对复杂、体积相对较大，成本较高。
技术实现思路
本专利技术要解决的技术问题是为了克服现有技术中集成耦合器的结构复杂、体积较大的缺陷，提供一种低成本的小尺寸PCB耦合器。本专利技术是通过下述技术方案来解决上述技术问题的：一种PCB(印刷电路板)耦合器，其特点在于，所述耦合器包括自上而下依次叠置的第一层、第二层和第三层，其中，所述第一层上设置有输入端、输出端、耦合端和隔离端以及连接所述输入端和输出端的主线，其中所述耦合端和所述隔离端位于所述主线的同侧、与所述主线垂直且不相交，所述隔离端平行于所述耦合端，所述耦合端靠近所述主线的端部处的第一层上设置有第一换层过孔，所述隔离端靠近所述主线的端部处的第一层上设置有第二换层过孔，所述第二层上设置有副线，所述副线通过第一换层过孔和第二换层过孔将所述耦合端和所述隔离端相连，所述第三层上设置有接地层，在垂直于所述第三层的方向上，所述接地层与所述主线、所述副线、所述耦合端和所述隔离端均不重合。优选地，所述主线等效于所述输入端与所述输出端之间连接一第一电感。优选地，所述副线等效于所述耦合端与所述隔离端之间连接一第二电感。优选地，所述第一层、所述第二层和所述第三层均由介电层和形成于所述介电层上的金属图样层构成。在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本专利技术各较佳实例。本专利技术的积极进步效果在于：所述耦合器结构简单，体积较小(例如可以仅占1.5mm*1.2mm的面积)，成本较低，而且经过实验，其插入损耗仅为0.35dB。附图说明图1为现有技术中耦合器的应用示意图。图2为本专利技术一实施例所述的耦合器的第一层和第二层的叠置示意图。图3为本专利技术一实施例所述的耦合器的等效电路图。图4为本专利技术一实施例的第一层走线相对于第三层的接地层的避让尺寸示意图。图5为本专利技术一实施例的第二层走线相对于第三层的接地层的避让尺寸示意图。具体实施方式下面通过实施例的方式进一步说明本专利技术，但并不因此将本专利技术限制在所述的实施例范围之中。参考图2-图5，以应用于高密度WIFI板的PCB耦合器为例，介绍本专利技术的技术方案。所述耦合器包括自上而下依次叠置的第一层、第二层和第三层，其中，所述第一层上设置有输入端P1、输出端P2、耦合端P3和隔离端P4以及连接所述输入端和输出端的主线1，其中所述耦合端P3和所述隔离端P4位于所述主线1的同侧、与所述主线垂直且不相交，所述隔离端P3平行于所述耦合端P4，所述耦合端P3靠近所述主线的端部处的第一层上设置有第一换层过孔3，所述隔离端靠近所述主线的端部处的第一层上设置有第二换层过孔4，所述第二层上设置有副线2，所述副线2通过第一换层过孔3和第二换层过孔4将所述耦合端P3和所述隔离端P4相连，所述第三层上设置有接地层5，在垂直于所述第三层的方向上，所述接地层5与所述主线1、所述副线2、所述耦合端P3和所述隔离端P4均不重合。主要参考图3，为所述耦合器的等效电路，所述主线1等效于所述输入端P1与所述输出端P2之间连接一第一电感L1。所述副线2等效于所述耦合端P3与所述隔离端P4之间连接一第二电感L2。输入端P1和耦合端P3之间等效连接有一电容C1。并且所述第一层、所述第二层和所述第三层均由介电层和形成于所述介电层上的金属图样层构成。参考图2、图4-图5，主线1和副线2并行走线长度为1.2594mm，并且主线1和副线2的间隔为0.0462mm，耦合器本体占用面积约1.5mm*1.2mm。第一层相对于第三层的接地层的避让尺寸信息见图4，第二层的副线对于第三层的接地层的避让尺寸信息见图5，单位均为毫米。所述耦合器体积小巧，成本较低。接下来，介绍对耦合器插入损耗和耦合度指标的测试。插入损耗IL表示从输入端P1到输出端P2端口的能量损耗，单位为dB，计算公式为IL＝10×log(p1/p2)，其中p1是输入端P1的输入功率(单位mw)，p2是输出端P2的输出功率(单位mw)；耦合度C表示从输入端P1输入的功率和被耦合到耦合端P3的比值，单位也为dB，计算公式为C＝10×log(p1/p3)，其中p3是耦合端P3的输出功率(单位mw)。经过测试，同时考虑到测试探针的0.1-0.2dB损耗，因此实际插入损耗约0.3-0.4dB。耦合度C测试结果为：2.4GHz时为28±1dB，5GHz时为21±1.2dB。相关测试数据汇总如表1所示：表1插入损耗和耦合度测试结果根据实验可知本专利技术所述的耦合器只有约0.35dB的插入损耗，以及良好的耦合度，且仅占用1.5*1.2mm面积。虽然以上描述了本专利技术的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本专利技术的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本专利技术的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本专利技术的保护范围。本文档来自技高网...

【技术保护点】
1.一种PCB耦合器，其特征在于，所述耦合器包括自上而下依次叠置的第一层、第二层和第三层，其中，所述第一层上设置有输入端、输出端、耦合端和隔离端以及连接所述输入端和输出端的主线，其中所述耦合端和所述隔离端位于所述主线的同侧、与所述主线垂直且不相交，所述隔离端平行于所述耦合端，所述耦合端靠近所述主线的端部处的第一层上设置有第一换层过孔，所述隔离端靠近所述主线的端部处的第一层上设置有第二换层过孔，所述第二层上设置有副线，所述副线通过第一换层过孔和第二换层过孔将所述耦合端和所述隔离端相连，所述第三层上设置有接地层，在垂直于所述第三层的方向上，所述接地层与所述主线、所述副线、所述耦合端和所述隔离端均不重合。

【技术特征摘要】
1.一种PCB耦合器，其特征在于，所述耦合器包括自上而下依次叠置的第一层、第二层和第三层，其中，所述第一层上设置有输入端、输出端、耦合端和隔离端以及连接所述输入端和输出端的主线，其中所述耦合端和所述隔离端位于所述主线的同侧、与所述主线垂直且不相交，所述隔离端平行于所述耦合端，所述耦合端靠近所述主线的端部处的第一层上设置有第一换层过孔，所述隔离端靠近所述主线的端部处的第一层上设置有第二换层过孔，所述第二层上设置有副线，所述副线通过第一换层过孔和第二换层过孔将所述耦合端和...

【专利技术属性】
技术研发人员：朱智明，
申请(专利权)人：上海剑桥科技股份有限公司，浙江剑桥电子科技有限公司，
类型：发明
国别省市：上海,31