一种Nandflash命令处理方法、装置、终端及存储介质制造方法及图纸

本发明专利技术公开了一种Nandflash命令处理方法、装置、终端及计算机可读存储介质，本发明专利技术通过将Nandflash闪存的读写命令拆分为若干微命令，使多个微命令能够并行执行，从而提高闪存的读写性能，并提高了闪存利用率，减少闪存的空闲时间，进而解决了现有闪存传输速率较低的问题。

A Nandflash Command Processing Method, Device, Terminal and Storage Media

【技术实现步骤摘要】
一种Nandflash命令处理方法、装置、终端及存储介质
本专利技术涉及计算机
，特别是涉及一种Nandflash命令处理方法、装置、终端及计算机可读存储介质。
技术介绍
随着通讯计算的不断进步，人们对闪存的传输速率提出了更高的要求，现有闪存的操作基本都是串行的，如果想读取出闪存中的数据，需要首先发出Lc命令，然后等待闪存数据就绪后，再将数据从闪存中读出，这样的操作会导致很多不必要的等待时间，使读操作性能受到限制，最终限制了闪存传输速率的提高。
技术实现思路
本专利技术提供了一种Nandflash命令处理方法、装置、终端及计算机可读存储介质，以解决现有技术中闪存传输速率较低的问题。第一方面，本专利技术提供了一种Nandflash命令处理方法，该方法包括：接收对Nandflash闪存的读或写命令；将所述读或写命令拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令；其中，所述微命令为所述Nandflash闪存操作处理的基本命令。优选地，所述微命令包括以下中的一种或多种：C，将数据最终写入到闪存阵列中的微命令；W，通过物理总线将数据写入到闪存内数据寄存器中的微命令；Lc，将数据从闪存阵列加载到闪存内部的缓存寄存器中的微命令；L1d，在Lc完成之后，立即将数据从闪存阵列加载到数据寄存器的微命令；L2d，非立即在Lc之后，将数据加载到数据寄存器的微命令；P，通过物理总线，将数据从闪存缓存寄存器读出的微命令；M，将数据从闪存的数据寄存器移到缓存寄存器的微命令；Suspend，进行暂停的微命令；Resume，进行恢复的微命令；E，进行块擦除的微命令；Reset，进行复位的微命令。优选地，将所述读或写命令拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令，包括：将所述读或写命令按照预设拆分规则拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令。优选地，将所述读或写命令按照预设拆分规则拆分为若干微命令，包括：根据所述Nandflash闪存的闪存类型，将写操作拆分为C、W+C或W+W+C微命令，将读操作拆分为若干对的L和P微命令。优选地，将所述读或写命令按照预设拆分规则拆分为若干微命令，包括：根据待访问物理地址的不同，将L1d和M插入到L和P之间执行，并将微命令Suspend和Resume插入到C或E之前。优选地，将所述读或写命令按照预设拆分规则拆分为若干微命令，包括：将“W/C”或“E”微命令放在队列的尾部。对L(n)+P(n)微命令对，先根据W/R/E操作以及物理地址，找到队列插入的起始位置，如果找不到队列插入的起始位置，则进一步找到具有相同物理页面地址的P，移除L，保持P，如果找不到具有相同物理页面地址的P，则按照预设插队规则插入L(n)+P(n)微命令对。优选地，按照预设插队规则插入L(n)+P(n)微命令对，包括：插队前状态为Null或E或W+W+C，当插入L(n)+P(n)微命令对时，插入后的队列为Lc(n)，P(n)，NULL或E或W+W+C；插队前状态为M，P(x1)，P(x2)，..P(xn)，当插入L(n)+P(n)微命令对时，插入后的队列为L2d(n)，P(x1)，P(x2)…P(xn)，M，P(n)；插队前状态为P(x)，W+C，C或者Resume，当插入L(n)+P(n)微命令对时，插入后的队列为P(x)，Lc(n)，P(n)，W+C或C或Resume；插队前状态为Lc(x)，P(x)，Null或E或W+W+C，当插入L(n)+P(n)微命令对时，插入后的队列为Lc(x)，L1d(n)，P(x)，M，P(n)，Null或E或W+W+C；插队前一个处理的微命令M，位置在队列起始P(x)，当插入L(n)+P(n)微命令对时，插入后的队列为P(x)，c(n)，P(n)；插队前一个处理的微命令Lc，位置在队列起始P(x)，Null或E或W+W+C，当插入L(n)+P(n)微命令对时，插入后的队列为L1d(n)，P(x)，M，P(n)，Null或E或W+W+C；插队前队列起始W+C或C或Resume，当插入L(n)+P(n)微命令对时，插入后的队列为Lc(n)，P(n)，WC或C或Resume；插队前当前正在处理C或者E，NULL或E或W+W+C当插入L(n)+P(n)微命令对时，插入后的队列为S，Lc(n)，P(n)，Resume，Null或E或WWC。第二方面，本专利技术提供了一种Nandflash命令处理装置，包括：接收单元，用于接收对Nandflash闪存的读或写命令；处理单元，用于将所述读或写命令拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令；其中，所述微命令为所述Nandflash闪存操作处理的基本命令。第三方面，本专利技术提供了一种终端，所述终端包括处理器及存储装置，所述存储装置内存储有多个指令以实现参考信号的配置方法，所述处理器执行所述多个指令以实现：接收对Nandflash闪存的读或写命令；将所述读或写命令拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令；其中，所述微命令为所述Nandflash闪存操作处理的基本命令。第四方面，本专利技术提供了一种计算机可读存储介质，所述计算机可读存储介质存储有信号映射的计算机程序，所述计算机程序被至少一个处理器执行时，以实现上述任一种所述的Nandflash命令处理方法。本专利技术有益效果如下：本专利技术通过将Nandflash闪存的读写命令拆分为若干微命令，使多个微命令能够并行执行，从而提高闪存的读写性能，并提高了闪存利用率，减少闪存的空闲时间，进而解决了现有闪存传输速率较低的问题。附图说明图1是本专利技术第一实施例提供的一种Nandflash命令处理方法的流程示意图；图2是本专利技术第一实施例提供的一种Nandflash命令处理装置的结构示意图。具体实施方式为了解决现有的闪存传输速率较低的问题，本专利技术提供了一种Nandflash命令处理方法，本专利技术通过将Nandflash闪存的读写命令拆分为若干微命令，使多个微命令能够并行执行，从而提高闪存的读写性能，并提高了闪存利用率，减少闪存的空闲时间。以下结合附图以及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不限定本专利技术。本专利技术第一实施例提供了一种Nandflash命令处理方法，参见图1，该方法包括：S101、接收对Nandflash闪存的读或写命令；S102、将所述读或写命令拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令；其中，所述微命令为所述Nandflash闪存操作处理的基本命令。也就是说，本专利技术实施例通过将Nandflash闪存的读写命令拆分为若干微命令，使多个微命令能够并行执行，从而提高闪存的读写性能，并提高了闪存利用率，减少闪存的空闲时间。本专利技术的核心思想就是将Nandflash闪存的读写命令拆分为若干微命令，即将闪存的读写命令拆分为若干更小的操作处理命令，使得系统可以在多逻辑单元号LUN上实现并行处理各个微命令。本本文档来自技高网...

【技术保护点】
1.一种Nandflash命令处理方法，其特征在于，包括：接收对Nandflash闪存的读或写命令；将所述读或写命令拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令；其中，所述微命令为所述Nandflash闪存操作处理的基本命令。

【技术特征摘要】
1.一种Nandflash命令处理方法，其特征在于，包括：接收对Nandflash闪存的读或写命令；将所述读或写命令拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令；其中，所述微命令为所述Nandflash闪存操作处理的基本命令。2.根据权利要求1所述的方法，其特征在于，所述微命令包括以下中的一种或多种：C，将数据最终写入到闪存阵列中的微命令；W，通过物理总线将数据写入到闪存内数据寄存器中的微命令；Lc，将数据从闪存阵列加载到闪存内部的缓存寄存器中的微命令；L1d，在Lc完成之后，立即将数据从闪存阵列加载到数据寄存器的微命令；L2d，非立即在Lc之后，将数据加载到数据寄存器的微命令；P，通过物理总线，将数据从闪存缓存寄存器读出的微命令；M，将数据从闪存的数据寄存器移到缓存寄存器的微命令；Suspend，进行暂停的微命令；Resume，进行恢复的微命令；E，进行块擦除的微命令；Reset，进行复位的微命令。3.根据权利要求2所述的方法，其特征在于，将所述读或写命令拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令，包括：将所述读或写命令按照预设拆分规则拆分为若干微命令，以使所述Nandflash闪存在多逻辑单元号LUN上实现并行处理各个微命令。4.根据权利要求3所述的方法，其特征在于，将所述读或写命令按照预设拆分规则拆分为若干微命令，包括：根据所述Nandflash闪存的闪存类型，将写操作拆分为C、W+C或W+W+C微命令，将读操作拆分为若干对的L和P微命令。5.根据权利要求3所述的方法，其特征在于，将所述读或写命令按照预设拆分规则拆分为若干微命令，包括：根据待访问物理地址的不同，将L1d和M插入到L和P之间执行，并将微命令Suspend和Resume插入到C或E之前。6.根据权利要求3所述的方法，其特征在于，将所述读或写命令按照预设拆分规则拆分为若干微命令，包括：将“W/C”或“E”微命令放在队列的尾部；对L(n)+P(n)微命令对，先根据W/R/E操作以及物理地址，找到队列插入的起始位置，如果找不到队列插入的起始位置，则进一步找到具有相同物理页面地址的P，移除L，保持P，如果找不到具有相同物理页面地址的P，则按照预设插队规则插入L(n)+P(n)微命令对。7.根据权利要求6所述的方法，其特征在于，按照预设插队规则插入L(n)+P(n)微命令对，包括：插队前状态为Null或E或W+...

【专利技术属性】
技术研发人员：周炎钧，赖建东，
申请(专利权)人：青岛镕铭半导体有限公司，
类型：发明
国别省市：山东,37