具有提取提前滞后的流引擎制造技术

描述的实例将对共享存储器或资源的存取控制为是突发性的。存取控制器确定准备好发出的存取数目N是否小于当前缓冲器容量M(4402)。如果N小于M，那么所述存取控制器发出所有就绪存取(4403)。否则，所述存取控制器确定所述当前缓冲器容量M是否小于滞后量R(4404)。如果所述当前缓冲器容量M小于所述滞后量R，那么存取控制器等待(4405)。如果所述当前缓冲器容量M大于或等于所述滞后量R，那么存取控制器发出R个存取(4406)。当缓冲器容量受约束时，此用于束缚对所述滞后量R的存取。流引擎调调用由控制寄存器指定的多个嵌套循环的固定数据流以进行存储直到使用。

Flow Engine with Extraction Advance and Delay

【技术实现步骤摘要】
【国外来华专利技术】具有提取提前滞后的流引擎
此大体上涉及数字数据处理，且更特定来说，涉及用于操作数提取的流引擎的控制。
技术介绍
现代数字信号处理器(DSP)面临多种挑战。工作负荷继续增加，从而需要增加带宽。芯片上系统(SOC)大小及复杂性继续增长。存储器系统延时严重影响某些类别的算法。随着晶体管越来越小，存储器及寄存器变得更加不可靠。随着软件堆叠越来越大，潜在相互作用及错误数目变得越来越大。存储器带宽及调度是操作实时数据的数字信号处理器的一个问题。操作实时数据的数字信号处理器通常接收输入数据流、对所述数据流执行滤波函数(例如编码或解码)及输出经变换数据流。系统被称为实时的，这是因为如果经变换数据流在调度时不可用于输出那么应用就发生故障。典型的视频编码需要可预测但非循序的输入数据模式。通常，对应的存储器存取难以在可用地址生成及存储器存取资源内实现。典型的应用需要存储器存取以在数据寄存器文件中加载数据寄存器且接着供应到执行数据处理的功能单元。
技术实现思路
描述的实例将对共享存储器或资源的存取控制为是突发性的。存取控制器确定至少一个存取是否准备好发出。所述存取控制器确定准备好发出的所述存取数目N是否小于当前本文档来自技高网...

【技术保护点】
1.一种存取控制电路，其包括：存取准备电路，其指示准备好发出的存取数目N；缓冲器大小电路，其指示当前可用于发出与使用之间的存取的缓冲器容量M的量；滞后寄存器，其存储滞后量R；及存取控制器，其连接到所述存取准备电路，所述缓冲器大小电路及所述滞后寄存器经配置以从准备好发出的所述存取数目N的所述指示确定至少一个存取是否准备好发出，如果至少一个存取准备好发出，那么确定准备好发出的所述存取数目N是否小于所述当前缓冲器容量M，如果准备好发出的所述存取数目N小于所述当前缓冲器容量M，就发出所有就绪存取，如果准备好发出的所述存取数目N不小于所述当前缓冲器容量M，就确定所述当前缓冲器容量M是否小于所述滞后量R，...

【技术特征摘要】
【国外来华专利技术】2016.12.20 US 15/384,4161.一种存取控制电路，其包括：存取准备电路，其指示准备好发出的存取数目N；缓冲器大小电路，其指示当前可用于发出与使用之间的存取的缓冲器容量M的量；滞后寄存器，其存储滞后量R；及存取控制器，其连接到所述存取准备电路，所述缓冲器大小电路及所述滞后寄存器经配置以从准备好发出的所述存取数目N的所述指示确定至少一个存取是否准备好发出，如果至少一个存取准备好发出，那么确定准备好发出的所述存取数目N是否小于所述当前缓冲器容量M，如果准备好发出的所述存取数目N小于所述当前缓冲器容量M，就发出所有就绪存取，如果准备好发出的所述存取数目N不小于所述当前缓冲器容量M，就确定所述当前缓冲器容量M是否小于所述滞后量R，如果所述当前缓冲器容量M小于所述滞后量R，就等待直到所述当前缓冲器容量M大于或等于所述滞后量R，且如果所述当前缓冲器容量M大于或等于所述滞后量R，就发出R个存取。2.根据权利要求1所述的存取控制电路，其中所述滞后寄存器是可由中央处理单元写入的存储器映射寄存器。3.一种存取控制电路的方法，其包括以下步骤：指示准备好发出的存取数目N；指示当前可用于发出与使用之间的存取的缓冲器容量M的量；存储滞后量R；及从准备好发出的所述存取数目N的所述指示确定至少一个存取是否准备好发出，如果至少一个存取准备好发出，那么确定准备好发出的所述存取数目N是否小于所述当前缓冲器容量M，如果准备好发出的所述存取数目N小于所述当前缓冲器容量M，就发出所有就绪存取，如果准备好发出的所述存取数目N不小于所述当前缓冲器容量M，就确定所述当前缓冲器容量M是否小于所述滞后量R，如果所述当前缓冲器容量M小于所述滞后量R，就等待直到所述当前缓冲器容量M大于或等于所述滞后量R，且如果所述当前缓冲器容量M大于或等于所述滞后量R，就发出R个存取。4.根据权利要求3所述的存取控制方法，其中所述存储所述滞后量R的步骤包括将R存储于可由中央处理单元写入的存储器映射寄存器中。5.一种数字数据处理器，其包括：指令存储器，其存储各自指定数据处理操作及至少一个数据操作数字段的指令；指令解码器，其连接到所述指令存储器以循序地从所述指令存储器调用指令及确定所述指定数据处理操作及所述指定至少一个操作数；至少一个功能单元，其连接到所述数据寄存器文件及所述指令解码器以对对应于由所述指令解码器解码的指令的至少一个操作数执行数据处理操作并存储结果；流引擎，其连接到指令解码器，所述流引擎可响应于流起始指令操作以从存储器调用多个数据元素的指令指定序列的流，所述流引擎包含地址生成器，其用于生成对应于多个数据元素的指令指定序列的所述流的流存储器地址，流缓冲器，其接收及临时存储对应于所述流存储器地址的数据，流头寄存器，其存储接下来将由所述至少一个功能单元使用的所述流的数据元素，存取准备电路，其指示准备好发出的数据元素存取数目N；缓冲器大小电路，其指示当前可在所述流缓冲器内用于存储数据元素的缓冲器容量M的量；滞后寄存器，其存储滞后量R；及存取控制器，其连接到所述存取准备电路，所述缓冲器大小电路及所述滞后寄存器经配置以从准备好发出的所述存取数目N的所述指示确定至少一个存取是否准备好发出，如果至少一个存取准备好发出，那么确定准备好发出的所述存取数目N是否小于所述当前缓冲器容量M，如果准备好发出的所述存取数目N小于所述当前缓冲器容量M，就发出所有就绪存取，如果准备好发出的所述存取数目N不小于所述当前缓冲器容量M，就确定所述当前缓冲器容量M是否小于所述滞后量R，如果所述当前缓冲器容量M小于所述滞后量R，就等待直到所述当前缓冲器容量M大于或等于所述滞后量R，且如果所述当前缓冲器容量M大于或等于所述滞后量R，就发出R个存取；且其中所述至少一个功能单元响应于流操作数指令以从所述流头寄存器接收至少一个操作数。6.根据权利要求5所述的数字数据处理器，其中所述流缓冲器包含多个高速缓冲存储器线，每一高速缓冲存储器线包含多个数据位及对应于所述数据位的多个地址标签位。7.根据权利要求5所述的数字数据处理器，其中所述流引擎经配置以：在由所述地址生成器每一次生成新的地址以调用所述数据流中的下一数据元素后比较所述下一数据元素地址与所述高速缓冲存储器线中的每一者的所述标签位，仅当所述下一数据元素地址不匹配所述高速缓冲存储器线中的任何者的所述标签位时，将所述下一数据元素地址供应到所述存储器以调用对应数据元素，将高速缓冲存储器线分配到所述下一数据元素，将对应于所述下一数据地址的数据存储于所述刚分配的高速缓冲存储器线的所述标签位中，及在返回对应于所述下一数据元素地址的所述数据后，将所述数据存储于所述刚分配的高速缓冲存储器线的所述数据位中。8.根据权利要求7所述的数字数据处理器，其中：所述高速缓冲存储器线中的每一者包括至少一个有效位，其指示对应数据位是否有效；所述流引擎进一步经配置以仅当所述下一数据元素地址不匹配具有指示对应于所述下一数据元素地址的数据是有效的所述至少一个有效位的所述高速缓冲存储器线中的任何者的所述标签位时，将所述下一数据元素地址供应到所述存储器以调用对应数据元素，将高速缓冲存储器线分配到所述下一数据元素，将对应于所述下一数据地址的数据存储于所述刚分配的高速缓冲存储器线的所述标签位中，及在返回对应于所述下一数据元素地址的所述数据后将所述数据存储于所述刚分配的高速缓冲存储器线的所述数据位中；及所述流引擎进一步经配...

【专利技术属性】
技术研发人员：M·皮尔逊，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国,US