具有直接敷铜基板的电子组件制造技术

金属岛状区设置在第一金属总线与第二金属总线之间。第一金属条带通过第一介电屏障与金属岛状区隔离。第一金属条带的至少平行部分基本上平行于第一金属总线，第二金属条带通过第二介电屏障与第二金属总线隔离。每个第一半导体的端子耦合到第一金属总线和金属岛状区。每个第二半导体的端子耦合到金属岛状区和第二金属总线。

Electronic components with direct copper-coated substrates

【技术实现步骤摘要】
具有直接敷铜基板的电子组件
本公开涉及一种具有直接敷铜基板的电子组件。
技术介绍
在一些现有技术中，直接敷铜(directcopperbonded，DCB)基板是指如下的电路板，其中铜层(例如，铜箔)和氧化铝层在足够高的温度下在工艺中直接结合或熔合。在某些实施例中，电子组件包括发热部件，例如半导体，电流测量装置或两者，其产生热负载，该热负载可导致基板和基板上的电路迹线的加热。由于发热部件，可能需要额外的散热来维持电子组件的目标工作温度范围。如果超过目标工作温度范围，某些电子部件或介电绝缘体可能会失效或无法按照规范执行。因此，需要一种具有直接敷铜基板的电子组件，该直接敷铜基板配置为用于改善热性能。
技术实现思路
根据一个实施例，一种电子组件包括：直接敷铜介电基板，直接敷铜介电基板包括介电层。第一金属总线覆盖介电层，第一金属总线具有总线宽度。第二金属总线覆盖介电层且基本上与第一金属总线平行。第一金属总线和第二金属总线与直流端子相关联。金属岛状区设置在第一金属总线与第二金属总线之间。第一金属条带的条带宽度小于总线宽度。第一金属条带通过第一介电屏障与金属岛状区隔离(例如，在如下的位置处，第一金属条带的至少平行部分基本上平行于第一金属总线)。第二金属条带的条带宽度小于总线宽度，第二金属条带通过第二介电屏障与第二金属总线隔离。每个第一半导体具有至少一个一级端子和二级端子，至少一个一级端子耦合到第一金属总线且二级端子耦合到金属岛状区。每个第二半导体具有至少一个一级端子和一个二级端子，至少一个一级端子耦合到金属岛状区且二级端子耦合到第二金属总线。附图说明图1是电子组件的一个实施例的第一透视图。图2是图1中所示的电子组件的实施例的第二透视图。图3是图1中所示的电子组件的实施例的第三透视图。图4是根据图1的电子组件的电流测量系统的框图。具体实施方式根据一个实施例，图1示出了电子组件11，其包括介电层12和覆盖介电层12的第一金属总线14。第一金属总线14具有总线宽度16(例如，第一总线宽度)和总线高度或厚度。第二金属总线18覆盖在介电层12上并且通常与第一金属总线14平行，其中第一金属总线14和第二金属总线18与直流端子20相关联。例如，直流端子20与正直流输入和负直流输入相关联，以为直流总线供电。在一个实施例中，金属岛状区22设置在第一金属总线14和第二金属总线18之间。金属岛状区22通过介电层12的中置介电区域与第一金属总线14和第二金属总线电隔离。在一个示例中，金属岛状区22表示输出总线或者电连接到输出总线或与输出总线共用。金属岛状区22或输出总线与相应的输出端子、输出端子焊盘或输出导电焊盘66相关联。在一种配置中，可选的电流测量装置或分流电阻器62覆盖金属岛状区22或输出导电焊盘66的与输出(例如体现电子组件11的逆变器或转换器的一相)相关联的一部分。特别地，分流电阻器62可以经由焊料层13焊接、钎焊或以其他方式电连接和机械连接到金属岛状区22或输出端子焊盘。在一种配置中，输出导电焊盘66或金属岛状区22上方的空间(该空间否则可能是空的)可以填充有可选的电流测量装置(例如，分流电阻器62)，以与其他可能的方法相比实现电子组件11的更大的电路密度或减小的封装尺寸。在另一种配置中，可选的电流测量装置或分流电阻器62同时用作输出端子和分流电阻器62。分流电阻器62具有中心孔86，该中心孔86可以是基本上圆柱形的，用螺纹攻丝的或带有螺纹的以接收紧固件，该紧固件与导电电缆或输出导体(例如，端接于连接器中的导体，该连接器具有用于接收紧固件的开口或孔眼)相关联。分流电阻器62可以作为电流分流器(例如，分流电阻器62的一个端子耦合到大地)和输出端子操作，其中电流分流器具有接合线，该接合线将该电流分流器连接到用于“开尔文连接”的直接敷铜介电基板10上的导电焊盘77。“开尔文连接”支持跨分流电阻器62的端子的精确电压测量，因为在电压测量中减少了或消除了与周围总线结构的电阻或阻抗相关的寄生或辅助电压降。第一金属条带24(例如，升高的第一金属条带)具有小于总线宽度16(例如，第一总线宽度)的条带宽度26。第一金属条带24通过第一介电屏障28(例如，介电桥)与金属岛状区22电隔离。在一个实施例中，第一金属条带24包括升高的第一金属条带24，其通过介电屏障(例如，电介质桥)升高到基板、金属岛状区22或两者之上。例如，第一介电屏障28可以被配置为具有支柱、支脚或其他竖直支撑件29的介电桥，所述支柱、支脚或其他竖直支撑件29靠置在金属岛状区22上、固定到或粘附地结合到金属岛状区22。第二金属条带30具有小于总线宽度16的条带宽度26(例如，第二条带宽度)。第二金属条带30通过第二介电屏障32(例如，介电桥)与第二金属总线18电隔离。第二金属条带30与第一金属条带24间隔开并且与第一金属条带24电隔离。在一个实施例中，第二金属条带30包括升高的第二金属条带30，其通过介电屏障(例如，电介质桥)升高到基板、金属岛状区22或两者之上。例如，第二介电屏障32可以被配置为具有支柱、支脚或其他竖直支撑件29的介电桥，所述支柱、支脚或其他竖直支撑件29靠置在第二金属总线18上、固定到或粘附地结合到第二金属总线18。一组(例如，行)一个或多个第一半导体34与电子组件11相关联。每个第一半导体34具有至少一个一级端子36，二级端子38(例如，半导体34的底部上的导电焊盘)和三级端子44。对于一个或多个第一半导体34，至少一个一级端子36连接到第一金属总线14；二级端子38(例如，半导体34的底部上的导电焊盘)连接到金属岛状区22；三级端子44连接到第一金属条带24。在一个实施例中，一级端子36和二级端子38统称为每个对应的第一半导体的开关端子，而三级端子44包括每个对应的第一半导体34的控制端子。如图所示，二级端子38包括导电焊盘，该导电焊盘与第一半导体34的封装是一体的。在一个实施例中，如果第一半导体34包括晶体管，开关端子包括发射极和集电极，或源极和漏极。如图所示，至少一个一级端子36可以包括多个引线(例如，接合线)，这些引线并联配置，以相对于较少数量的引线增加第一半导体器件的载流能力。一组(例如，行)一个或多个第二半导体40与电子组件11相关联。每个第二半导体40具有至少一个一级端子36，二级端子38(例如，第二半导体40的底侧上的导电焊盘)和三级端子44。至少一个一级端子36连接到金属岛状区22；二级端子38连接到第二金属总线18；以及三级端子44连接到第二金属条带30。在一个实施例中，一级端子36和二级端子38统称为每个对应的第二半导体40的开关端子，而三级端子44包括每个对应的第二半导体40的控制端子。如图所示，二级端子38包括导电焊盘，该导电焊盘与第二半导体40的封装是一体的。如图所示，至少一个一级端子36可以包括多个引线(例如，接合线)，这些引线并联配置，以相对于较少数量的引线增加第二半导体器件40的载流能力。根据图1，电子组件11的一个实施例包括直接敷铜介电基板10(例如，陶瓷基板)的介电层12和覆盖介电层12的第一侧的第一金属总线14。第一金属总线14具有总线宽度16。第二金属总线18覆盖在介电基板上并且基本上与第一金属总线14平行本文档来自技高网...

【技术保护点】
1.一种电子组件，包括：直接敷铜介电基板，所述直接敷铜介电基板包括介电层；第一金属总线，所述第一金属总线覆盖所述介电层，所述第一金属总线具有总线宽度；第二金属总线，所述第二金属总线覆盖所述介电层且基本上与所述第一金属总线平行，其中，所述第一金属总线和所述第二金属总线与直流端子相关联；金属岛状区，所述金属岛状区在所述第一金属总线与所述第二金属总线之间；第一金属条带，所述第一金属条带的条带宽度小于所述总线宽度，所述第一金属条带通过第一介电屏障与所述金属岛状区隔离；第二金属条带，所述第二金属条带的条带宽度小于所述总线宽度，所述第二金属条带通过第二介电屏障与所述第二金属总线隔离；一组一个或多个第一半导体，每个所述第一半导体具有至少一个一级端子和二级端子，所述至少一个一级端子耦合到所述第一金属总线且所述二级端子耦合到所述金属岛状区；和一组一个或多个第二半导体，每个所述第二半导体具有至少一个一级端子和二级端子，所述至少一个一级端子耦合到所述金属岛状区且所述二级端子耦合到所述第二金属总线。

【技术特征摘要】
2017.12.22 US 15/852,6161.一种电子组件，包括：直接敷铜介电基板，所述直接敷铜介电基板包括介电层；第一金属总线，所述第一金属总线覆盖所述介电层，所述第一金属总线具有总线宽度；第二金属总线，所述第二金属总线覆盖所述介电层且基本上与所述第一金属总线平行，其中，所述第一金属总线和所述第二金属总线与直流端子相关联；金属岛状区，所述金属岛状区在所述第一金属总线与所述第二金属总线之间；第一金属条带，所述第一金属条带的条带宽度小于所述总线宽度，所述第一金属条带通过第一介电屏障与所述金属岛状区隔离；第二金属条带，所述第二金属条带的条带宽度小于所述总线宽度，所述第二金属条带通过第二介电屏障与所述第二金属总线隔离；一组一个或多个第一半导体，每个所述第一半导体具有至少一个一级端子和二级端子，所述至少一个一级端子耦合到所述第一金属总线且所述二级端子耦合到所述金属岛状区；和一组一个或多个第二半导体，每个所述第二半导体具有至少一个一级端子和二级端子，所述至少一个一级端子耦合到所述金属岛状区且所述二级端子耦合到所述第二金属总线。2.根据权利要求1所述的电子组件，其中，所述第一金属总线、所述第二金属总线和所述金属岛状区由铜或铜合金构成，且经由基层直接结合到所述介电层。3.根据权利要求1所述的电子组件，其中，所述第一金属总线、所述第二金属总线、所述第一金属条带和所述第二金属条带由铜或铜合金构成。4.根据权利要求1所述的电子组件，其中，每个所述第一半导体中还包括耦合到所述第一金属条带的三级端子；其中，每个所述第二半导体还包括耦合到所述第二金属条带的另一三级端子。5.根据权利要求4所述的电子组件，其中，所述三级端子包括直接结合到相应的第一金属条带和第二金属条带的接合线。6.根据权利要求4所述的电子组件，其中，所述至少一个一级端子包括一组并联的多个接合线，以支持更大的电流处理能力。7.根据权利要求1所述的电子组件，其中，所述第一半导体的二级端子包括在所述第一半导体的下表面上的导电焊盘，其中所述第二半导体的二级端子包括在所述第二半导体的下表面上的导电焊盘。8.根据权利要求1所述的电子组件，其中，所述一级端子和所述二级端子包括每个所述第一半导体的开关端子，并且其中所述三级端子包括每个所述第一半导体的控制端子。9.根据权利要求1所述的电子组件，其中，所述一级端子和所述二级端子包括每个所述第二半导体的开关端子，并且其中所述三级端子包括每个所述第二半导体的控制端子。10.根据权利要求1所述的电子组件，其中，所述第一金属条带的平行部分大致平行于所述第一金属总线，并且其中第一金属条带具有基本垂直于所述平行部分的垂直部分。11.根据权利要求1所述的电子组件，其中，所述第一金属总线和所述第二金属总线与具有相应孔的直流端子相关联。12.根据权利要求1所述的电子组件，其中，所述第一金属总线、所述第二金属总线、所述第一金属条带和所述第二金属条带中的每一个具有连接片，所述连接片垂直于或基本垂直于所述第一金属总线、所述第二金属总线、所述第一金属条带和所述第二金属条带中的相应的一个延伸。13.根据权利要求12所述的电子组...

【专利技术属性】
技术研发人员：克里斯多夫·J·施米特，理查德·E·温赖特，
申请(专利权)人：迪尔公司，
类型：发明
国别省市：美国,US