可调制触发电压的ESD保护装置及其制备方法制造方法及图纸

本发明专利技术公开了一种可调制触发电压的ESD保护装置及其制备方法，在装置内形成一个或者多个隧穿二极管。在寄生结构上以齐纳二极管替代雪崩二极管，在击穿原理上以隧穿击穿替代雪崩击穿，从而改变寄生SCR的电学击穿点，有效地降低触发电压，并根据结构的变化对触发电压进行调制。同时，公开了一种可调制触发电压的ESD保护装置制备方法，用以制备该可调制触发电压的ESD保护装置。调制触发电压形成的可调制触发电压的ESD保护装置，能够满足FinFET工艺下ESD保护窗口要求，确保触发电压低于被保护单元的损伤电压。

【技术实现步骤摘要】
可调制触发电压的ESD保护装置及其制备方法
本专利技术涉及静电可靠性领域，特别涉及可调制触发电压的ESD保护装置及其制备方法。
技术介绍
随着大规模、超大规模集成电路的广泛应用和不断进步，电子器件非常容易由于静电放电(ElectroStaticDischarge，ESD)造成损坏或早期失效。FinFET是45nm以下制程出现的、在14nm以下制程被普遍采用的一种新式的三维半导体结构。这种三维结构有效地克服了随着平面MOSFET的尺寸日益下降所带来的越来越显著的短沟道效应，通过三个侧面控制沟道，大大提高了对沟道的控制能力，减小了泄漏电流。然而每一次工艺的进步、器件尺寸的进一步缩小对于静电防护老说都是不小的挑战。相比于平面型MOSFET，FinFET一开始就在静电防护方面现实了不友好的一面。一方面，由于电流流经沟道的硅材料体积的区域非常的小，若干个沟道之中一个或者几个发生热击穿烧毁的概率非常大，整体的静电防护性能迅速下降。另一方面，制程的不断推进造成了ESD设计窗口的进一步缩小。寄生的SCR作为ESD保护单元时，具有单位泄放电流密度高、集成度高、面积小、寄生单位电容小的优点。但是，其触发本文档来自技高网...

【技术保护点】
1.可调制触发电压的ESD保护装置，其特征在于，包括：触发调制(101)；半导体衬底(102)；位于半导体衬底内的阱区(103)；鳍片之间的隔离结构(104)；与阱区掺杂类型相反的鳍片区域(105)；与阱区掺杂类型相同的鳍片区域(106)；与衬底掺杂类型相反的鳍片区域(107)；与衬底掺杂类型相同的鳍片区域(108)；与阱区掺杂类型相反的鳍片区域(105)、与阱区掺杂类型相同的鳍片区域(106)、与衬底掺杂类型相反的鳍片区域(107)、与衬底掺杂类型相同的鳍片区域(108)组成鳍片；半导体衬底(102)、位于半导体衬底内的阱区(103)、与阱区掺杂类型相反的鳍片区域(105)、与阱区掺杂类型相...

【技术特征摘要】
1.可调制触发电压的ESD保护装置，其特征在于，包括：触发调制(101)；半导体衬底(102)；位于半导体衬底内的阱区(103)；鳍片之间的隔离结构(104)；与阱区掺杂类型相反的鳍片区域(105)；与阱区掺杂类型相同的鳍片区域(106)；与衬底掺杂类型相反的鳍片区域(107)；与衬底掺杂类型相同的鳍片区域(108)；与阱区掺杂类型相反的鳍片区域(105)、与阱区掺杂类型相同的鳍片区域(106)、与衬底掺杂类型相反的鳍片区域(107)、与衬底掺杂类型相同的鳍片区域(108)组成鳍片；半导体衬底(102)、位于半导体衬底内的阱区(103)、与阱区掺杂类型相反的鳍片区域(105)、与阱区掺杂类型相同的鳍片区域(106)、与衬底掺杂类型相反的鳍片区域(107)、与衬底掺杂类型相同的鳍片区域(108)一起构成了SCR结构，用于泄放ESD电荷；与阱区掺杂类型相同的鳍片区域(106)、位于半导体衬底内的阱区(103)、触发调制(101)、半导体衬底(102)、与衬底掺杂类型相同的鳍片区域(108)形成了寄生二极管结构，通过调节触发调制(101)的结构和形态调节触发电压。2.根据权利要求1所述的可调制触发电压的ESD保护装置，其特征在于：所述触发调制(101)的类型与半导体衬底(102)的类型相同，与位于半导体衬底内的阱区(103)的类型相反。3.根据权利要求1所述的可调制触发电压的ESD保护装置，其特征在于：所述触发调制(101)的掺杂浓度高于半导体衬底(102)。4.根据权利要求1所述的可调制触发电压的ESD保护装置，其特征在于：所述触发调制(101)的位置处于半导体衬底(102)之内，部分或者完全的伸入位于半导体衬底内的阱区(103)，或者与半导体衬底内的阱区(103)保持一定的距离。5.根据权利要求1所述的可调制触发电压的ESD保护装置，其特征在于：所述鳍片之间的隔离结构(104)为沟槽隔离工艺所形成的氧化物。6.根据权利要求...

【专利技术属性】
技术研发人员：姜一波，毕卉，徐志豪，江情男，施程，
申请(专利权)人：常州工学院，
类型：发明
国别省市：江苏,32