半导体存储器结构及其制备方法技术

本公开的实施例提供一种半导体存储器结构及其制备方法。该半导体存储器结构包括：一基底，该基底包括一第一隔离结构和至少一个主动区，且该主动区由该第一隔离结构所定义；一第二隔离结构，设置在该主动区中；一第一埋入式字元线和一第二埋入式字元线，设置在该第二隔离结构；以及至少一埋入式数字线，设置在主动区中。该第一埋入式字元线和该第二埋入式字元线的最顶部低于该第二隔离结构的一顶表面，且该埋入式数字线的一顶表面低于该第一埋入式字元线和该第二埋入式字元线的底表面。

【技术实现步骤摘要】
半导体存储器结构及其制备方法
本公开涉及一种半导体存储器结构及其制备方法，特别涉及一种半导体动态随机存取存储器(dynamicrandomaccessmemory,DRAM)结构及其制备方法。
技术介绍
随着电子产品走向轻薄短小化，DRAMs微缩化，以符合高整合度和高密度的趋势。具有许多存储器单元的DRAM是现今最通用挥发性存储器元件的一。存储器单元各包括一晶体管和至少一电容器，其中该晶体管与该电容器彼此形成串联。存储器单元被排列成存储器阵列。存储器单元通过字元线和数字线(或位元线)定址，其中一个定址存储器单元中的“行”，而另一个定址存储器单元中的“列”。借着字元线和数字线，DRAM单元可被读取和编程。近来，以金属作一栅极导体，而字元线埋入低于基底的顶表面下的半导体基底中的埋入式字元线单元阵列晶体管的研究正在增加。然而，元件尺寸上的缩小也缩小了字元线和位元线间的距离，在相邻的字元线中观察到字元线干扰的状况。当字元线干扰变得严重时，DRAM单元性能就会降低。上文的“现有技术”说明仅是提供
技术介绍
，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术本文档来自技高网...

【技术保护点】
1.一半导体存储器结构，包括：一基底，包括一第一隔离结构，和至少一主动区，是由该第一隔离结构所定义；一第二隔离结构，是设置在该主动区中；一第一埋入式字元线和一第二埋入式字元线，是设置在该第二隔离结构中，其中该第一埋入式字元线和该第二埋入式字元线的一最顶部低于该第二隔离结构的一顶表面；以及至少一埋入式数字线，是设置在主动区中，其中该埋入式数字线的一顶表面低于该第一埋入式字元线和该第二埋入式字元线的一底表面。

【技术特征摘要】
2017.12.08 US 15/835,9401.一半导体存储器结构，包括：一基底，包括一第一隔离结构，和至少一主动区，是由该第一隔离结构所定义；一第二隔离结构，是设置在该主动区中；一第一埋入式字元线和一第二埋入式字元线，是设置在该第二隔离结构中，其中该第一埋入式字元线和该第二埋入式字元线的一最顶部低于该第二隔离结构的一顶表面；以及至少一埋入式数字线，是设置在主动区中，其中该埋入式数字线的一顶表面低于该第一埋入式字元线和该第二埋入式字元线的一底表面。2.如权利要求1所述的半导体存储器结构，其中该第一埋入式字元线和该第二埋入式字元线借着该第二隔离结构彼此电性绝缘。3.如权利要求1所述的半导体存储器结构，其中该第一埋入式字元线和该第二埋入式字元线各分别包括一间隙型导电结构。4.如权利要求3所述的半导体存储器结构，其中该第一埋入式字元线和该第二埋入式字元线，各包括一第一表面，是平行于该第二隔离结构的侧壁、一第二表面，是平行于该第二隔离结构的一底表面，以及一倾斜表面，是连接该第一表面和该第二表面。5.如权利要求1所述的半导体存储器结构，其中该第一埋入式字元线和该第二埋入式字元线借着该第二隔离结构与该主动区电性绝缘。6.如权利要求1所述的半导体存储器结构，还包括一第三隔离结构，是设置在该第二隔离结构和该埋入式数字线之间。7.如权利要求6所述的半导体存储器结构，其中该第一埋入式字元线和该第二埋入式字元线，借着该第二隔离结构和该第三隔离结构，与该埋入式数字线电性绝缘。8.如权利要求1所述的半导体存储器结构，其中该埋入式数字线的一宽度小于该第二隔离结构的一宽度。9.如权利要求1所述的半导体存储器结构，其中该第一埋入式字元线和第二埋入式字元线间的一最小间隔距离等于或大于该埋入式数字线的一宽度。10.如权利要求1所述的半导体存储器结构，其中该第一埋入式字元线和第二埋入式字元线间的一最小间隔距离小于埋入式数字线的一宽度。11.如权利要求1所述的半导体存储器结构，其中该埋入式数字线沿着一第一方向延伸，该第一埋入式字元线和第二埋入式字元线沿着一第二方向延伸，且该第二方向垂直于该第一方向，以及该主动区沿着一第三方向延伸，且该第三方向不同于该第一方向和该第二方向。12.一种半导体存储器结构的制备方法，包括：提供一基底，包括一隔离结构以定义至少一主动区；形成一...

【专利技术属性】
技术研发人员：廖伟明，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾,71