电子装置、加速器、神经网络的加速方法及加速系统制造方法及图纸

一种电子装置，包含：一数据传输接口，用以传输一数据；一存储器，用以存储该数据；一处理器，用以执行一应用程序；以及一加速器，经一总线与该处理器耦接，并依从该处理器传来的一运算请求，自该存储器中读取该数据，对该数据执行一运算以产生一运算数据，存储于该存储器中。该电子装置能够提升运算效能。本揭示并提供一种加速器、适用于神经网络运算的加速方法及神经网络加速系统。

Acceleration Method and Acceleration System of Electronic Device, Accelerator and Neural Network

An electronic device includes: a data transmission interface for transmitting a data; a memory for storing the data; a processor for executing an application program; and an accelerator which is coupled to the processor by a bus and reads the data from the memory according to an operation request from the processor, and performs an operation on the data to generate an operation. The data is stored in the memory. The electronic device can improve the operation efficiency. This paper reveals and provides an accelerator, an acceleration method suitable for neural network operation and a neural network acceleration system.

【技术实现步骤摘要】
电子装置、加速器、神经网络的加速方法及加速系统
本揭示涉及运算领域，特别有关一种电子装置、加速器、适用于神经网络（neuralnetwork）运算的加速方法及神经网络加速系统。
技术介绍
近年来，随着计算能力的提升，神经网络相关应用逐渐发展，成为产业的一大趋势。虽然现今的处理器效能有所提升，但是以处理器来进行神经网络运算需要频繁存取存储器（memory），使得运算效能降低。现有技术中，可以利用图形处理器（GraphicsProcessingUnit,GPU）来进行神经网络运算而提升效能，然而其硬件架构复杂，一般只局限于桌上型计算机，且缺乏节电方案，难以扩展到可携式装置的应用中。有鉴于此，有必要提出一种新的方案，以解决上述问题。
技术实现思路
本揭示的目的在于提供一种电子装置、加速器、适用于神经网络运算的加速方法及神经网络加速系统，以提升运算效率。本揭示一方面提供一种电子装置，包含：一数据传输接口，用以传输一数据；一存储器，用以存储该数据；一处理器，用以执行一应用程序；以及一加速器，经一总线与该处理器耦接，并依从该处理器传来的一运算请求，自该存储器中读取该数据，对该数据执行一运算以产生一运算数据，存储于该存储器中。本揭示另一方面提供一种适用于将一存储器中的一数据进行一神经网络运算的加速器，包含：一寄存器，用于存储与该神经网络运算相关的若干个参数；一读写器，用于从该存储器中读取该数据；一控制器，与该寄存器和该读写器耦接；以及一运算器，与该控制器耦接，该控制器依据这些参数，控制该运算器对该数据执行该神经网络运算，并产生一运算数据。本揭示又一方面提供一种适用于神经网络运算的加速方法，包含：(a)接收一数据；(b)利用一处理器执行一神经网络应用程序；(c)利用该神经网络应用程序的执行，将该数据存储至一存储器中，并对一加速器发出一第一信号；(d)利用该加速器开始进行一神经网络运算，以产生一运算数据；(e)完成该神经网络运算，利用该加速器发出一第二信号至该处理器；(f)利用该处理器继续执行该神经网络应用程序；以及(g)判断是否需要继续该加速器运作，若是，该处理器向该加速器发出一第三信号，并回到步骤(d)，若否，则结束运算。本揭示再一方面提供一种神经网络加速系统，包含：一系统控制芯片，包括：一数据传输接口，用以传输一数据；一第一存储器；以及一处理器，用以执行一应用程序，经一总线与该存储器及该数据传输接口耦接；以及一加速器，连接到该系统控制芯片，该加速器包括：一控制器；一第二存储器，用以存储该数据；一读写器，用来读写该第二存储器；一运算器，用来对该数据执行一神经网络运算；以及一寄存器，存放与该神经网络运算相关的若干个参数。本揭示中，处理器将某些运算（例如神经网络运算）交给加速器处理，可以减少存储器的存取时间，提升运算效率。而且，在某些实施例中，加速器执行运算期间，处理器处于省电状态，因而可以有效减少电力消耗。为让本揭示的上述内容能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。附图说明图1显示本揭示之电子装置的示意图。图2显示本揭示之电子装置的第一实施例的示意图。图3显示本揭示之电子装置的第二实施例的示意图。图4显示本揭示之电子装置的第三实施例的示意图。图5显示本揭示之电子装置的第四实施例的示意图。图6显示本揭示之神经网络加速系统的示意图。图7显示本揭示之加速器、处理器及存储器的示意图。图8显示本揭示之加速器的细部结构图。图9显示根据本揭示的一种适用于神经网络运算的加速方法。具体实施方式为使本揭示的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本揭示进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本揭示，本揭示说明书所使用的词语“实施例”意指用作实例、示例或例证，并不用于限定本揭示。此外，本揭示说明书和所附权利要求书中所使用的冠词「一」一般地可以被解释为意指「一个或多个」，除非另外指定或从上下文可以清楚确定单数形式。并且，在附图中，结构、功能相似或相同的元件是以相同元件标号来表示。本揭示提供一种电子装置，其具有将某些运算从处理器独立出来的特点，这些运算特别是相关于神经网络的运算，本揭示的电子装置能够提升运算的效率。请参阅图1，本揭示的电子装置包括一数据传输接口10、一存储器（memory）12、一处理器14、一加速器（accelerator）16及一总线（bus）18。数据传输接口10用于传输一原生数据，存储器12用以存储该原生数据，存储器12可实现为静态随机存取存储器（StaticRandomAccessMemory,SRAM）。数据传输接口10将该原生数据传输到存储器12中存储起来。该原生数据例如为感测器（未附图）所获取的感测数据，例如心电图（Electrocardiography,ECG）数据。数据传输接口10可以采行的规范例如集成电路总线（I2Cbus）、串行外设接口（SerialPeripheralInterfacebus,SPI）、通用输入输出（General-purposeInput/Output,GPIO）和通用异步收发传输器（UniversalAsynchronousReceiver/Transmitter,UART）等。处理器14用以执行一应用程序（ApplicationProgram），例如神经网络应用程序，具体如卷积神经网络（ConvolutionalNeuralNetwork）应用程序。处理器14通过总线18与加速器16耦接。当处理器14有运算需求时，例如相关于神经网络的运算，如卷积（Convolution）运算，修正线性单元（RectifiedLinearUnits,ReLu）运算及最大池化（Maxpooling）运算，处理器14通过总线18向加速器16发出一运算请求。总线18可实现为一高级高性能总线（AdvancedHigh-PerformanceBus,AHB）。加速器16通过总线18从处理器14接收该运算请求。当加速器16接收到该运算请求时，加速器16从存储器12中读取该原生数据，并对该原生数据执行一运算（computingoperation）以产生一运算数据（Processeddata），所产生的运算数据存储到存储器12中。例如，该运算为卷积运算，卷积运算为卷积神经网络中运算量最大的运算。以卷积运算来说，加速器16对该原生数据中的每一笔数据乘以一个权重系数，而后对其进行加总，也可再加总后再加上一个偏差值（bias）作为输出，得出的结果可传递到下一个神经网络层，作为下一个神经网络层的输入。例如，得出的结果可传递到一卷积层，在该卷积层再进行一次卷积运算，其输出作为下一层的输入，该下一层可为一ReLu层、一最大池化层或一平均池化层，在最终的输出层之前可连接一全连接层（fullconnectedlayer）。加速器16所进行的运算并不限于以该原生数据为输入，对其直接进行的运算。加速器16所进行的运算可以是一个神经网络中各层所需的运算，例如如前所述的卷积运算、修正线性单元运算和最大池化运算。上述的原生数据可以在前端进行处理、优化后生成一数据，再存储于存储器12中。例如，该原生数据可在前端进行滤波、降噪及/或时频域转换等处理后再存储于存储器12中，而本文档来自技高网...

【技术保护点】
1.一种电子装置，其特征在于，包含：一数据传输接口，用以传输一数据；一存储器，用以存储该数据；一处理器，用以执行一应用程序；以及一加速器，经一总线与该处理器耦接，并依从该处理器传来的一运算请求，自该存储器中读取该数据，对该数据执行一运算以产生一运算数据，存储于该存储器中。

【技术特征摘要】
2017.12.01 TW 1061424731.一种电子装置，其特征在于，包含：一数据传输接口，用以传输一数据；一存储器，用以存储该数据；一处理器，用以执行一应用程序；以及一加速器，经一总线与该处理器耦接，并依从该处理器传来的一运算请求，自该存储器中读取该数据，对该数据执行一运算以产生一运算数据，存储于该存储器中。2.根据权利要求1所述的电子装置，其特征在于：该加速器执行该运算期间，该处理器处于一省电状态。3.根据权利要求1所述的电子装置，其特征在于：该存储器包括一第一存储器，该第一存储器直接连接于该加速器。4.根据权利要求3所述的电子装置，其特征在于：该存储器包括一第二存储器，该第二存储器经该总线与该处理器耦接。5.根据权利要求4所述的电子装置，其特征在于：该数据存储于该第一存储器中，该运算数据存储于该第二存储器中。6.根据权利要求4所述的电子装置，其特征在于：该数据与该运算数据存储于该第一存储器中，该第二存储器中存放与该应用程序相关之若干个数据。7.根据权利要求1所述的电子装置，其特征在于：该存储器经由总线与该处理器耦接，该数据与该运算数据均存放于该存储器中，当该加速器与该处理器同时对该存储器存取时，该加速器具有较该处理器高之优先权。8.根据权利要求1所述的电子装置，其特征在于：该总线包括一第一总线及一第二总线，该第一总线之传输速度高于该第二总线之传输速度，该处理器与该加速器耦接该第一总线。9.根据权利要求8所述的电子装置，其特征在于：该加速器经由该第二总线与该处理器耦接。10.根据权利要求1所述的电子装置，其特征在于：该电子装置更包括一闪存控制器，用以耦接该电子装置外之一闪存。11.根据权利要求1所述的电子装置，其特征在于：该电子装置更包括一显示控制器，用以耦接该电子装置外之一显示装置。12.根据权利要求1所述的电子装置，其特征在于：该电子装置更包括一系统控制单元，该数据传输接口设置于该系统控制单元内。13.根据权利要求1所述的电子装置，其特征在于：该处理器包括一工作模式及一省电模式，当该加速器执行该运算时，该处理器处于该省电模式。14.根据权利要求1所述的电子装置，其特征在于：该运算包括卷积运算，修正线性单元运算及最大池化运算。15.根据权利要求1所述的电子装置，其特征在于，该加速器包括：一控制器；一寄存器，存放该运算所需之若干个参数；一运算器，用来执行该运算；以及一读写器，用来读写该存储器。16.根据权利要求15所述的电子装置，其特征在于：该运算器包括一乘数累加器。17.根据权利要求15所述的电子装置，其特征在于：该读写器从该存储器中读取该数据及对应的权重，并将该运算数据存储到该存储器中。18.一种适用于将一存储器中的一数据...

【专利技术属性】
技术研发人员：郭瑞仁，陈中恝，汪孔桥，蔡文福，叶子玮，郑中豪，陆慧敏，
申请(专利权)人：阿比特电子科技有限公司，
类型：发明
国别省市：中国台湾,71