The present disclosure provides a dynamic random access memory (DRAM) and its operation method. The DRAM includes a memory array and a control element. The memory array includes an update unit. The update unit includes a first storage cell and a second storage cell. The first storage cell is configured to store data. The second storage cell is configured to have a storage power by being programmed with the first storage cell. The first storage cell and the second storage cell can be controlled by the same column of the memory array. The control element is configured to increase the one update rate of the update unit to the first update rate when the stored electric energy of the second storage cell becomes less than a critical electric energy. The critical electric energy is higher than one standard electric energy. The standard electric energy is used to judge binary logic.
【技术实现步骤摘要】
动态随机存取存储器及其操作方法
本公开主张2017年11月30日申请的美国临时申请案第62/592,536号及2018年2月20日申请的美国正式申请案第15/900,421号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。本公开涉及一种动态随机存取存储器(dynamicrandomaccessmemory，DRAM)及其操作方法，尤其是指较有效率的功率消耗的DRAM操作方法。
技术介绍
动态随机存取存储器(dynamicrandomaccessmemory，DRAM)是一种随机存取存储器的形态。该种形态的随机存取存储器将每个位元的数据存储在单独的电容器中。最简单的DRAM单元包括单个N型金属氧化物半导体(n-typemetal-oxide-semiconductor，NMOS)晶体管和单个电容器。如果电荷存储在电容器中，则根据所使用的惯例，该单元被称为存储逻辑高。如果不存在电荷，则称该单元存储逻辑低。由于电容器中的电荷随时间消耗，因此DRAM系统需要额外的更新电路来周期性地更新存储在电容器中的电荷。由于电容器只能存储非常有限的电...
【技术保护点】
1.一种动态随机存取存储存储器(dynamic random access memory，DRAM)，包括：一存储存储器阵列，包括：一更新单元，包括：一第一存储胞，经配置以存储数据；以及一第二存储胞，经配置以经由与该第一存储胞一同被程序化而具有一存储电能，其中，该第一存储胞和该第二存储胞可由该存储存储器阵列的同一列控制；以及一控制元件，经配置以当该第二存储胞的该存储电能变得低于一临界电能时，将该更新单元的一更新率增加到一第一更新率，其中，该临界电能高于一标准电能，该标准电能用于判断二进制逻辑。
【技术特征摘要】
2017.11.30 US 62/592,536;2018.02.20 US 15/900,4211.一种动态随机存取存储存储器(dynamicrandomaccessmemory，DRAM)，包括：一存储存储器阵列，包括：一更新单元，包括：一第一存储胞，经配置以存储数据；以及一第二存储胞，经配置以经由与该第一存储胞一同被程序化而具有一存储电能，其中，该第一存储胞和该第二存储胞可由该存储存储器阵列的同一列控制；以及一控制元件，经配置以当该第二存储胞的该存储电能变得低于一临界电能时，将该更新单元的一更新率增加到一第一更新率，其中，该临界电能高于一标准电能，该标准电能用于判断二进制逻辑。2.如权利要求1所述的DRAM，其中，该控制元件经配置以在增加该更新率之后不再降低该更新率。3.如权利要求1所述的DRAM，其中，该更新单元的一存储胞的数量正相关于该更新率，该存储胞的该存储电能变的低于该临界电能。4.如权利要求1所述的DRAM，其中该存储电能被降低一降低程度，其中，该降低程度与该更新率成正相关。5.如权利要求1所述的DRAM，还包括：一观测元件，经配置以监测由于该第二存储胞的劣化而导致的该第二存储胞的该存储电能的减少。6.如权利要求1所述的DRAM，其中，该控制元件经配置以当该第二存储胞的一电压电平变得低于一临界电压电平时，将该更新率增加到该第一更新率，其中，该临界电压电平高于一标准电压电平，该标准电压电平用于判断二进制逻辑。7.如权利要求6所述的DRAM，其中，该临界电压电平是一第一临界电压电平，其中，该控制元件经配置以当该电压电平变得低于该第一临界电压电平和一第二临界电压电平时，将该更新率从该第一更新率增加至一第二更新率，其中，该第二临界电压电平低于该第一临界电压电平并高于该标准电压电平。8.如权利要求1所述的DRAM，其中，该控制元件经配置以当来自该第二存储胞的一漏电流的一量值变得高于一临界量值时，将该更新率增加到该第一更新率。9.如权利要求8所述的DRAM，其中，该临界量值是一第一临界量值，其中，该控制元件经配置以当该量值变得高于该第一临界量值及一第二临界量值时，将该更新率从该第一更新率增加到一第二更新率，其中，该第二临界量值高于该第一临界量值。10.如权利要求1所述的DRAM，其中该更新单元还包括一第三存储胞，其中，该控制元件经配置以当该第二存储胞的该存储电能变得低于该临界电能时并且当该第三存储胞的一存储电能高于该临界电能时，将该更新率增加到该第一更新率。11.如...
【专利技术属性】
技术研发人员：李忠勋，刘献文，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。