指令处理方法及使用所述方法的储存控制器技术

本发明专利技术提出一种指令处理方法及使用所述方法的储存控制器。指令处理方法包括：接收多个输入输出指令；根据输入输出指令的处理器使用指数，将输入输出指令分类成多个群组；从群组中选择第一群组，重置计时器并根据第一群组的输入输出指令来获得对应第一群组的到期时间，并执行第一群组的输入输出指令；以及当第一群组的到期时间到期时，从群组中选择第二群组并重置计时器，其中当第一群组的处理器使用指数小于门槛值时，在到期时间到期之前降低处理器的时脉。如此一来，能对处理器资源进行更有效率的利用。

【技术实现步骤摘要】
指令处理方法及使用所述方法的储存控制器
本专利技术涉及一种指令处理方法及使用所述方法的储存控制器，尤其涉及一种能够最大化处理器使用率的指令处理方法及使用所述方法的储存控制器。
技术介绍
在一般的储存装置中，通常是通过储存控制器从主机系统收指令，并将指令传送到指令队列中等待执行。当储存控制器在执行指令时会根据指令来存取储存媒介，例如非易失性存储器模块，以执行读取或写入等功能。然而，从主机系统接收到的指令有许多不同的类别，而每一种类别的指令的处理器执行时间及数据传输时间都不同。有些指令的处理器执行时间小于数据传输时间，而其他指令的处理器执行时间大于数据传输时间。当不同种类的指令从指令队列输出并执行时，处理器执行时间大于数据传输时间的指令会产生很多零散的处理器闲置时间，而这些时间的处理器资源相当于被浪费掉了。因此，如何对处理器资源进行更有效率的利用，是本领域技术人员应致力的目标。
技术实现思路
本专利技术提供一种指令处理方法及使用所述方法的储存控制器，以节省系统耗电量或充分利用处理器闲置时间的效能。本专利技术提出一种指令处理方法，适用于储存控制器。储存控制器用于存取储存媒体并耦接至主机系统。指令处理方法包括：接收多个输入输出指令。指令处理方法还包括根据上述输入输出指令的处理器使用指数，将上述输入输出指令分类成多个群组。指令处理方法还包括从上述群组中选择第一群组，重置计时器并根据第一群组的输入输出指令来获得对应第一群组的到期时间(expirationtime)，并执行第一群组的输入输出指令。指令处理方法还包括当第一群组的到期时间到期时，从上述群组中选择第二群组并重置计时器。其中当第一群组的处理器使用指数小于门槛值时，在到期时间到期之前降低处理器的时脉。在本专利技术的一实施例中，上述群组包括第三群组，当第三群组的输入输出指令的处理器使用指数都小于第一值且第一值小于门槛值时，处理器在第三群组的到期时间到期之前将处理器的原始时脉降低为原始时脉乘以第一值。在本专利技术的一实施例中，上述储存控制器通过主机接口与主机系统沟通，且主机接口支持乱序执行(out-of-orderexecution，OOE)功能。在本专利技术的一实施例中，上述处理器使用指数为处理器输入输出指令执行时间除以对应的数据传输时间。在本专利技术的一实施例中，上述门槛值为1。在本专利技术的一实施例中，上述处理器输入输出指令执行时间为输入输出指令的其中之一所对应的多个函式的处理器的执行时间，上述函式直接相关于输入输出指令的该其中之一的数据传输。在本专利技术的一实施例中，上述数据传输时间为输入输出指令的其中之一的估计数据传输时间。在本专利技术的一实施例中，上述储存控制器通过查找表将输入输出指令的传输方向及大小映射到上述群组的群组索引上，并通过指令排序器来查找查找表，其中指令排序器将输入输出指令分类成上述群组。在本专利技术的一实施例中，上述储存控制器通过查找表将输入输出指令的传输方向及大小映射到数据传输时间上，并通过每个群组所对应的指令队列管理器来查找上述查找表。在本专利技术的一实施例中，上述到期时间为第一群组的输入输出指令的数据传输时间的总合，其中数据传输时间从查找表来获得。本专利技术提出一种储存控制器，用于存取储存媒体并耦接至主机系统。储存控制器包括：指令排序器；多个指令队列管理器，耦接到指令排序器；仲裁器，耦接到上述指令队列管理器；计时器，耦接到仲裁器；以及处理器，耦接到指令排序器、上述指令队列管理器及仲裁器的至少其中之一。其中指令排序器从主机系统接收多个输入输出指令。指令排序器根据输入输出指令的处理器使用指数，将输入输出指令分类成多个群组。仲裁器从上述群组中选择第一群组，重置计时器并根据第一群组的输入输出指令来获得对应第一群组的到期时间，并由处理器执行第一群组的输入输出指令。当第一群组的到期时间到期时，仲裁器从上述群组中选择第二群组并重置计时器。其中当第一群组的处理器使用指数小于门槛值时，在到期时间到期之前降低处理器的时脉。在本专利技术的一实施例中，上述群组包括第三群组，当第三群组的输入输出指令的处理器使用指数都小于第一值且第一值小于门槛值时，处理器在第三群组的到期时间到期之前将处理器的原始时脉降低为原始时脉乘以第一值。在本专利技术的一实施例中，上述储存控制器通过主机接口与主机系统沟通，且主机接口支持乱序执行(out-of-orderexecution，OOE)功能。在本专利技术的一实施例中，上述处理器使用指数为处理器输入输出指令执行时间除以对应的数据传输时间。在本专利技术的一实施例中，上述门槛值为1。在本专利技术的一实施例中，上述处理器输入输出指令执行时间为输入输出指令的其中之一所对应的多个函式的处理器的执行时间，上述函式直接相关于输入输出指令的该其中之一的数据传输。在本专利技术的一实施例中，上述数据传输时间为输入输出指令的其中之一的估计数据传输时间。在本专利技术的一实施例中，上述储存控制器通过查找表将输入输出指令的传输方向及大小映射到上述群组的群组索引上，并通过指令排序器来查找查找表，其中指令排序器将输入输出指令分类成上述群组。在本专利技术的一实施例中，上述储存控制器通过查找表将输入输出指令的传输方向及大小映射到数据传输时间上，并通过每个群组所对应的指令队列管理器来查找上述查找表。在本专利技术的一实施例中，上述到期时间为第一群组的输入输出指令的数据传输时间的总合，其中数据传输时间从查找表来获得。基于上述，本专利技术的指令处理方法及使用所述方法会将输入输出指令根据处理器使用指数分成多个群组。在执行一个群组的输入输出指令之前会先重置计时器并根据此群组的输入输出指令来获得此群组的到期时间。若所执行群组的处理器使用指数小于门槛值，则可在此群足的到期时间到期之前降低处理器的时脉。通过根据处理器使用指数对输入输出指令分群组，可将处理器使用率较少的指令集中在同一群组，从而集中处理器闲置时间。因此，就可利用处理器闲置时间来处理其他指令或在上述闲置时间降低处理器的时脉。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1为根据本专利技术的一实施例所示的主机系统及储存装置的方块图。图2为根据本专利技术的一实施例所示的指令处理方法的流程图。图3为根据本专利技术的另一实施例所示的指令处理方法的流程图。图4为根据本专利技术的另一实施例所示的指令处理方法的流程图。图5A及图5B为根据本专利技术的一实施例所示的指令处理方法的范例。符号说明：10：主机系统；20：储存装置；100：主机存储器；200：储存控制器；300：动态随机存取存储器；201、202：处理器；210：指令输入器；220：指令排序器；230：查找表；240_0～240_N-1：指令队列管理器；241_0～241_N-1：指令队列；250：仲裁器；260：计时器；270：数据传输电路；280：储存媒体接口电路；300：动态随机存取存储器；400_0～400_n：储存媒体；S201、S203、S205、S207：指令处理方法的步骤；S301、S303、S305、S307、S309、S311、S313：指令处理方法的步骤；S401、S403、S405、S407、S409、S411、S413：指令处理方法的步骤；510、520、521、522：指令队列；530、540：时间关系本文档来自技高网...

【技术保护点】
1.一种指令处理方法，适用于储存控制器，所述储存控制器用于存取储存媒体并耦接至主机系统，其特征在于，所述指令处理方法包括：接收多个输入输出指令；根据所述多个输入输出指令的处理器使用指数，将所述多个输入输出指令分类成多个群组；从所述多个群组中选择第一群组，重置计时器并根据所述第一群组的所述多个输入输出指令来获得对应所述第一群组的到期时间，并执行所述第一群组的所述多个输入输出指令；以及当所述第一群组的所述到期时间到期时，从所述多个群组中选择第二群组并重置所述计时器，其中当所述第一群组的所述处理器使用指数小于门槛值时，在所述到期时间到期之前降低所述处理器的时脉。

【技术特征摘要】
1.一种指令处理方法，适用于储存控制器，所述储存控制器用于存取储存媒体并耦接至主机系统，其特征在于，所述指令处理方法包括：接收多个输入输出指令；根据所述多个输入输出指令的处理器使用指数，将所述多个输入输出指令分类成多个群组；从所述多个群组中选择第一群组，重置计时器并根据所述第一群组的所述多个输入输出指令来获得对应所述第一群组的到期时间，并执行所述第一群组的所述多个输入输出指令；以及当所述第一群组的所述到期时间到期时，从所述多个群组中选择第二群组并重置所述计时器，其中当所述第一群组的所述处理器使用指数小于门槛值时，在所述到期时间到期之前降低所述处理器的时脉。2.根据权利要求1所述的指令处理方法，其特征在于，其中所述多个群组包括第三群组，当所述第三群组的所述多个输入输出指令的所述处理器使用指数都小于第一值且所述第一值小于所述门槛值时，所述处理器在所述第三群组的所述到期时间到期之前将所述处理器的原始时脉降低为所述原始时脉乘以所述第一值。3.根据权利要求1所述的指令处理方法，其特征在于，其中所述储存控制器通过主机接口与所述主机系统沟通，且所述主机接口支持乱序执行功能。4.根据权利要求1所述的指令处理方法，其特征在于，其中所述处理器使用指数为处理器输入输出指令执行时间除以对应的数据传输时间。5.根据权利要求4所述的指令处理方法，其特征在于，其中所述门槛值为1。6.根据权利要求4所述的指令处理方法，其特征在于，其中所述处理器输入输出指令执行时间为所述多个输入输出指令的其中之一所对应的多个函式的所述处理器的执行时间，所述多个函式直接相关于所述多个输入输出指令的所述其中之一的数据传输。7.根据权利要求4所述的指令处理方法，其特征在于，其中所述数据传输时间为所述多个输入输出指令的其中之一的估计数据传输时间。8.根据权利要求1所述的指令处理方法，其特征在于，其中所述储存控制器通过查找表将所述多个输入输出指令的传输方向及大小映射到所述多个群组的群组索引上，并通过指令排序器来查找所述查找表，其中所述指令排序器将所述多个输入输出指令分类成所述多个群组。9.根据权利要求4所述的指令处理方法，其特征在于，其中所述储存控制器通过查找表将所述多个输入输出指令的传输方向及大小映射到所述数据传输时间上，并通过每个所述群组所对应的指令队列管理器来查找所述查找表。10.根据权利要求9所述的指令处理方法，其特征在于，其中所述到期时间为所述第一群组的所述多个输入输出指令的所述数据传输时间的总合，其中所述数据传输时间从所述查找表来获得。11.一种储存控制器，用于存取储存媒体并耦接至主机系统，其特征在于，所述储存控制器包括：指令排序器；多个指令队列管理器，耦接到所述...

【专利技术属性】
技术研发人员：詹克伟，吴迪贤，谢宏志，
申请(专利权)人：深圳大心电子科技有限公司，
类型：发明
国别省市：广东,44