一种部分重配置文件加密方法、系统、FPGA及可读存储介质技术方案

本申请公开了一种部分重配置文件加密方法、系统、FPGA及计算机可读存储介质，应用于FPGA，包括：接收外部加密设备发送的加密部分重配置文件；获取FPGA芯片的ID序列号，利用ID序列号作为解密密钥对加密部分重配置文件进行解密，得到解密后的部分重配置文件；其中，加密部分重配置文件为外部加密设备利用FPGA芯片的ID序列号对部分重配置文件进行加密得到的；本申请无需单独设置解密密钥，而是利用FPGA芯片的ID序列号进行加密，并作为解密密钥进行解密，不用设置单独存储解密密钥的存储电路，解密密钥直接可以从FPGA芯片中获取得到，同时避免了单独存储解密密钥的存储电路会发生掉电导致数据丢失的可能性，简化了电路结构，提高了可靠性。

A Partial Reconfiguration File Encryption Method, System, FPGA and Readable Storage Media

This application discloses a partial reconfiguration file encryption method, system, FPGA and computer readable storage medium, which are applied to the FPGA, including receiving the encrypted partial reconfiguration file sent by the external encryption device, obtaining the ID serial number of the FPGA chip, using the ID serial number as the decryption key to decrypt the encrypted partial reconfiguration file, and obtaining the decrypted partial reconfiguration file. Among them, the encrypted partial reconfiguration file is encrypted by the external encryption device using the ID serial number of the FPGA chip; this application does not need to set the decryption key separately, but uses the ID serial number of the FPGA chip to encrypt and decrypt it as the decryption key, and does not need to set the storage circuit to store the decryption key separately, so the decryption key can be directly obtained from the FPGA. It is acquired in the chip, and avoids the possibility of data loss caused by power failure in the storage circuit which stores the decryption key separately. It simplifies the circuit structure and improves the reliability.

【技术实现步骤摘要】
一种部分重配置文件加密方法、系统、FPGA及可读存储介质
本专利技术涉及集成电路领域，特别涉及一种部分重配置文件加密方法、系统、FPGA及计算机可读存储介质。
技术介绍
FPGA(FieldProgrammableGateArray，现场可编程与门阵列)部分重配置(PartialReconfiguration，PR)是一种能够动态地重新配置FPGA内的部分重配置区域的加载技术，利用这种技术能够在不影响其他区域正常工作的条件下，重新下载部分重配置区域的配置文件，实现切换不同业务的功能。这种技术非常适用于时分复用FPGA内部硬件资源来实现不同功能的复杂系统，能够有效地降低系统实现的硬件资源开销。如图1所示，将FPGA芯片内A(PRRegionA)、B(PRRegionB)两个区域设置为部分重配置区域，其余为静态区域，A区域可以在不影响B区域模块的正常工作情况下重新配置为PRPersonaA1、PRPersonaA2和PRPersonaA3模块，实现切换A区域内所跑业务的功能。对于支持部分重配置技术的FPGA，如Intel的A10系列芯片和Xilinx的VU9P，实现部分重配置文件的加密功能，需要依赖整个FPGA的配置文件的加密系统，需要考虑密钥和加密配置文件的存储问题，尤其是加密密钥一般需要存放在FPGA内部eFUSE区域或者易失存储区域，一旦发生掉电将导致密钥的丢失，造成无法解密。为此，需要一种部分重配置文件加密方法避免掉电导致的密钥丢失，提高系统的可靠性。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种部分重配置文件加密方法、系统、FPGA及计算机可读存储介质，避免掉电导致的密钥丢失，提高系统的可靠性。其具体方案如下：一种部分重配置文件加密方法，应用于FPGA，包括：接收外部加密设备发送的加密部分重配置文件；获取FPGA芯片的ID序列号，利用所述ID序列号作为解密密钥对所述加密部分重配置文件进行解密，得到解密后的部分重配置文件；其中，所述加密部分重配置文件为所述外部加密设备利用所述FPGA芯片的所述ID序列号对所述部分重配置文件进行加密得到的。可选的，还包括：接收所述外部加密设备发送的与所述加密部分重配置文件对应的配置请求；利用所述配置请求，将所述部分重配置文件配置至所述配置请求中记载的部分重配置区域。可选的，所述将所述部分重配置文件配置至所述配置请求中记载的配置区域的过程，包括：复位所述部分重配置区域的所有信号，将所述部分重配置文件按行传输至所述部分重配置区域。可选的，所述得到解密后的部分重配置文件之后，还包括：对所述部分重配置文件逐行进行CRC校验；当出现校验错误，则终止配置。本专利技术还公开了一种部分重配置文件加密系统，应用于FPGA，包括：接收模块，用于接收外部加密设备发送的加密部分重配置文件；解密模块，用于获取FPGA芯片的ID序列号，利用所述ID序列号作为解密密钥对所述加密部分重配置文件进行解密，得到解密后的部分重配置文件；其中，所述加密部分重配置文件为所述外部加密设备利用所述FPGA芯片的所述ID序列号对所述部分重配置文件进行加密得到的。可选的，还包括：配置请求接收模块，用于接收所述外部加密设备发送的与所述加密部分重配置文件对应的配置请求；配置模块，用于利用所述配置请求，将所述部分重配置文件配置至所述配置请求中记载的部分重配置区域。本专利技术还公开了一种FPGA，包括：接收接口，用于与外部加密设备相连，接收所述外部加密设备发送的加密部分重配置文件；与所述接收接口相连的解密电路，用于调用FPGA芯片，获取所述FPGA芯片的ID序列号，利用所述ID序列号作为解密密钥对所述加密部分重配置文件进行解密，得到解密后的部分重配置文件；其中，所述加密部分重配置文件为所述外部加密设备利用所述FPGA芯片的所述ID序列号对所述部分重配置文件进行加密得到的。可选的，还包括：与所述解密电路连接的重配置模块，用于接收所述外部加密设备发送的与所述加密部分重配置文件对应的配置请求；利用所述配置请求，将所述部分重配置文件配置至所述配置请求中记载的部分重配置区域。可选的，所述解密电路设置在FPGA的静态区域。本专利技术还公开了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如前述的部分重配置文件加密方法。本专利技术中，部分重配置文件加密方法，应用于FPGA，包括：接收外部加密设备发送的加密部分重配置文件；获取FPGA芯片的ID序列号，利用ID序列号作为解密密钥对加密部分重配置文件进行解密，得到解密后的部分重配置文件；其中，加密部分重配置文件为外部加密设备利用FPGA芯片的ID序列号对部分重配置文件进行加密得到的。本专利技术无需单独设置解密密钥，而是利用FPGA芯片的ID序列号进行加密，并作为解密密钥进行解密，不用设置单独存储解密密钥的存储电路，解密密钥直接可以从FPGA芯片中获取得到，同时避免了单独存储解密密钥的存储电路会发生掉电导致数据丢失的可能性，简化了电路结构，提高了可靠性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为现有技术中FPGA部分重配置区域示意图；图2为本专利技术实施例公开的一种部分重配置文件加密方法流程示意图；图3为本专利技术实施例公开的一种部分重配置文件加密系统结构示意图；图4为本专利技术实施例公开的一种FPGA结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例公开了一种部分重配置文件加密方法，参见图2所示，应用于FPGA，该方法包括：S11：接收外部加密设备发送的加密部分重配置文件；S12：获取FPGA芯片的ID序列号，利用ID序列号作为解密密钥对加密部分重配置文件进行解密，得到解密后的部分重配置文件。具体的，外部加密设备预先获取FPGA芯片的ID序列号，因此，可以利用相应的加密算法，利用FPGA芯片的ID序列号对部分重配置文件进行加密，从而得到加密部分重配置文件，得到加密部分重配置文件后，外部加密设备便发送加密部分重配置文件至本地，以进行后续配置。具体的，因加密部分重配置文件为利用FPGA芯片的ID序列号进行加密的，所以通过从本地FPGA芯片中获取FPGA芯片的ID序列号作为解密密钥，结合相应的解密算法，便可以对加密部分重配置文件进行解密，从而得到解密后的部分重配置文件。可见，本专利技术实施例无需单独设置解密密钥，而是利用FPGA芯片的ID序列号进行加密，并作为解密密钥进行解密，不用设置单独存储解密密钥的存储电路，解密密钥直接可以从FPGA芯片中获取得到，同时避免了单独存储解密密钥的存储电路会发生掉电导致数据丢失的可能性，简化了电路结构，提高了可靠性。本专利技术实施例公开了一种具体的部分重配置文件加密方法，相对于上一本文档来自技高网...

【技术保护点】
1.一种部分重配置文件加密方法，其特征在于，应用于FPGA，包括：接收外部加密设备发送的加密部分重配置文件；获取FPGA芯片的ID序列号，利用所述ID序列号作为解密密钥对所述加密部分重配置文件进行解密，得到解密后的部分重配置文件；其中，所述加密部分重配置文件为所述外部加密设备利用所述FPGA芯片的所述ID序列号对所述部分重配置文件进行加密得到的。

【技术特征摘要】
1.一种部分重配置文件加密方法，其特征在于，应用于FPGA，包括：接收外部加密设备发送的加密部分重配置文件；获取FPGA芯片的ID序列号，利用所述ID序列号作为解密密钥对所述加密部分重配置文件进行解密，得到解密后的部分重配置文件；其中，所述加密部分重配置文件为所述外部加密设备利用所述FPGA芯片的所述ID序列号对所述部分重配置文件进行加密得到的。2.根据权利要求1所述的部分重配置文件加密方法，其特征在于，还包括：接收所述外部加密设备发送的与所述加密部分重配置文件对应的配置请求；利用所述配置请求，将所述部分重配置文件配置至所述配置请求中记载的部分重配置区域。3.根据权利要求2所述的部分重配置文件加密方法，其特征在于，所述将所述部分重配置文件配置至所述配置请求中记载的配置区域的过程，包括：复位所述部分重配置区域的所有信号，将所述部分重配置文件按行传输至所述部分重配置区域。4.根据权利要求3所述的部分重配置文件加密方法，其特征在于，所述得到解密后的部分重配置文件之后，还包括：对所述部分重配置文件逐行进行CRC校验；当出现校验错误，则终止配置。5.一种部分重配置文件加密系统，其特征在于，应用于FPGA，包括：接收模块，用于接收外部加密设备发送的加密部分重配置文件；解密模块，用于获取FPGA芯片的ID序列号，利用所述ID序列号作为解密密钥对所述加密部分重配置文件进行解密，得到解密后的部分重配置文件；其中，所述加密部分重配置文件为...

【专利技术属性】
技术研发人员：张静东，王江为，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：江苏,32