均衡电路、操作均衡电路的方法以及系统技术方案

本申请案涉及一种EQ电路、其操作方法以及包括所述EQ电路和ADC的系统。所述EQ电路具有可配置负载区段，其被提供成选择性地将多个相异的负载中的一个暴露于连接到所述均衡电路的参考电压信号输入的参考源，以及逻辑区段，所述逻辑区段被布置成从所述ADC接纳状态信号，且选择性地响应于所述状态信号，连接所述多个相异的负载以外的一个相异的负载。所述状态信号指示所述ADC的实际操作状态。

Equilibrium Circuit, Method of Operating Equilibrium Circuit and System

This application relates to an EQ circuit, its operation method and a system including the EQ circuit and ADC. The EQ circuit has a configurable load section, which is provided as a reference source selectively exposing one of a plurality of dissimilar loads to a reference voltage signal input connected to the equalization circuit, as well as a logical section arranged to receive status signals from the ADC, and selectively responds to the statement. A state signal connects a dissimilar load other than the plurality of dissimilar loads. The state signal indicates the actual operation state of the ADC.

【技术实现步骤摘要】
均衡电路、操作均衡电路的方法以及系统
本公开涉及一种模/数转换器(analog-to-digitalconverter；ADC)，尤其涉及一种逐次逼近寄存器(successiveapproximationregister；SAR)ADC，并且更具体地说，涉及一种电荷再分配(chargeredistribution；CR)SARADC。
技术介绍
ADC是将模拟输入信号转换成数字输出数据的装置。ADC采样模拟输入信号，且将采样模拟输入信号转换成数字数据。在ADC当中，SARADC通过从最高有效位开始循序增加或减小其内部产生的参考来近似采样输入。典型SARADC包括N位(其中N是等于或大于1的整数)数/模转换器(Digital-to-AnalogConverter；DAC)、采样保持、比较器和SAR逻辑核心。N位DAC将N位数字数据转换成相应的参考电压。比较器比较从N位DAC产生的模拟电压与采样模拟输入信号。如果模拟输入信号大于参考电压，那么比较器产生高电平信号，例如，具有逻辑值1的信号。如果模拟电压大于模拟输入信号，那么比较器产生低电平信号，例如，具有逻辑值0的信号。当将N位DAC的数字数据输入的最高有效位(MostSignificantBit；MSB)设定成逻辑值1，且比较模拟输入信号与N位DAC产生的参考电压时，可以确定N位数字数据的MSB。随后，通过循序改变N位DAC的数字数据输入的一个后续位来对剩余位重复上述比较过程，以确定对应于模拟输入信号的N位数字数据。SARADC的最常见实施方案中的一个，电荷再分配SARADC，使用电荷缩放DAC。电荷缩放DAC包括个别地切换的加权电容器的电容器阵列。逐次逼近和DAC被用于通过选择性地切换基于比较器和逐次逼近寄存器的阵列中的每个电容器上的电荷量，来执行通常为二进制的检索。检索需要在每次迭代时用电荷对电容器阵列的一个或多个电容器充电和/或放电，所述电荷取决于阵列中电容器的状态和比较器做出的决定。因此，电容器阵列从供应参考电压信号的源极汲取状态相关电流。这一DAC切换使得电荷再分配SARADC从参考电压源汲取输入信号/输出数据相关电流。由于参考电压源的电压稳定性对于电荷再分配SARADC的精度至关重要，因此参考电压源的输出阻抗必须适应由电荷再分配SARADC汲取的变化电流。
技术实现思路
根据本专利技术的第一方面，提供一种均衡电路，包括：可配置负载区段，其被提供以选择性地将多个相异的有效负载中的一个暴露于连接到参考电压信号输入的参考源，逻辑区段，其被布置成从连接到所述参考源的模/数转换器ADC接纳状态信号(S)，以及选择性地响应于所述状态信号(S)，连接所述多个相异的有效负载之外的一个有效负载，其中所述状态信号(S)指示所述ADC的实际操作状态。在一个或多个实施例中，所述参考源所经历的且包括所述均衡电路的所述暴露的有效负载以及所述ADC的负载的总负载，至少在所述ADC的转换相位和采样相位中的至少一种期间，等于或大于预定义最小负载。在一个或多个实施例中，所述ADC暴露于所述参考源的所述负载是所述ADC的实际操作状态的函数。在一个或多个实施例中，所述多个相异的有效负载包括多个相异的有效电容负载。在一个或多个实施例中，所述ADC是电荷再分配，CR，逐次逼近寄存器，SAR，ADC，其包括电容器阵列，其中所述状态信号(S)指示所述电容器阵列的切换状态。在一个或多个实施例中，所述CRSARADC在从单切换状态转变到连续切换状态时，从所述参考源汲取预定义电荷(Q1)。在一个或多个实施例中，所述可配置负载区段包括电容器阵列，其被选择性地连接到所述参考电压信号输入来从所述参考源汲取预定义电荷(Q2)，其中所述预定义电荷(Q2)是所述状态信号(S)的函数。在一个或多个实施例中，所述ADC和所述均衡电路从所述参考源汲取的总电荷(Qtot)至少在所述ADC的所述转换相位和/或采样相位期间，等于或大于预定义最小电荷Qmin。在一个或多个实施例中，所述ADC和所述均衡电路从所述参考源汲取的总电荷(Qtot)至少在所述ADC的所述转换相位和/或采样相位期间是恒定的，且等于预定义参考电荷(Qref)。在一个或多个实施例中，所述ADC被配置成在预定义数量的循环中将模拟输入信号(Vin)转换成数字输出信号(Dout)，所述循环包括预定义数量的所述采样相位中的循环和预定义数量的所述转换相位中的循环。在一个或多个实施例中，所述ADC的切换状态的序列由所述模拟输入信号(Vin)确定性地确定。根据本专利技术的第二方面，提供一种系统，包括模/数转换器ADC；以及根据本文中所公开的任何的均衡电路。在一个或多个实施例中，所述ADC是电荷再分配，CR，逐次逼近寄存器，SAR，ADC，其包括电容器阵列，其中所述状态信号(S)指示所述电容器阵列的切换状态。根据本专利技术的第三方面，提供一种操作均衡电路的方法，所述方法包括：提供多个相异的负载，其有待于暴露于连接到所述均衡电路的参考电压信号输入的参考源；从连接到所述参考源的模/数转换器，ADC，接受状态信号(S)；以及选择性地响应于所述状态信号(S)连接所述多个相异的有效负载之外的一个有效负载，其中所述状态信号(S)指示所述ADC的实际操作状态。本专利技术的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。附图说明并入本文中且形成本说明书的部分的附图示出本专利技术，并且连同描述一起另外用于解释本专利技术的原理并且使得相关领域的技术人员能够进行且使用本专利技术。图1根据本申请案的实施例示意性地示出示例性模/数转换器(ADC)和均衡，EQ，电路的框图；图2示意性地示出示例性电荷再分配(CR)逐次逼近寄存器(SAR)ADC的框图；图3示出说明图2中示出的示例性CRSARADC从参考源汲取的电荷的图解；以及图4示意性地描绘图2中示出的示例性CRSARADC的电容器阵列的不同切换状态的树状表示；图5根据本申请案的例子示出说明EQ电路汲取的电荷Q2和在不同循环中从参考源汲取的总电荷Qref的图解；图6示意性地示出根据本申请案的例子的EQ电路的框图；以及图7示意性地描绘图6中示出的示例性EQ电路的电容器阵列的不同切换状态；以及图8根据本申请案的例子示出说明EQ电路的另一个例子汲取的电荷Q2和在不同循环中从参考源汲取的总电荷Qref的图解。具体实施方式下文将参考图式详细描述本公开的实施例。应注意，相同附图标记用于在图中表示相同或等效元件，且将不重复其描述。下文阐述的实施例体现使本领域的技术人员能够实践本专利技术的必要信息。在根据附图阅读以下描述后，本领域的技术人员将理解本专利技术的概念且将认识到本文中并未特定阐述的这些概念的应用。应理解，这些概念和应用落入本公开和所附权利要求书的范围内。现参考图1，示意性地示出模/数转换器(ADC)100的框图，其连接到供应参考电压信号Vref到ADC100的参考源200。ADC100被提供以采样输入到ADC100的模拟输入信号Vin和将采样模拟输入信号Vin转换成数字数据信号Dout，其编码代表采样模拟输入信号Vin的幅值的值。源极200供应的参考电压信号Vref是参考基准值，采样模拟输入信号Vin根据其被转换为数字数据信号Dout。现参考图2，根本文档来自技高网...

【技术保护点】
1.一种均衡电路，其特征在于，包括：可配置负载区段(310)，其被提供以选择性地将多个相异的有效负载中的一个暴露于连接到参考电压信号输入(315)的参考源(200)，逻辑区段(320)，其被布置成从连接到所述参考源(200)的模/数转换器ADC(100)接纳状态信号(S)，以及选择性地响应于所述状态信号(S)，连接所述多个相异的有效负载之外的一个有效负载，其中所述状态信号(S)指示所述ADC(100)的实际操作状态。

【技术特征摘要】
2017.11.20 EP 17202502.51.一种均衡电路，其特征在于，包括：可配置负载区段(310)，其被提供以选择性地将多个相异的有效负载中的一个暴露于连接到参考电压信号输入(315)的参考源(200)，逻辑区段(320)，其被布置成从连接到所述参考源(200)的模/数转换器ADC(100)接纳状态信号(S)，以及选择性地响应于所述状态信号(S)，连接所述多个相异的有效负载之外的一个有效负载，其中所述状态信号(S)指示所述ADC(100)的实际操作状态。2.根据权利要求1所述的均衡电路，其特征在于，所述参考源(200)所经历的且包括所述均衡电路(300)的所述暴露的有效负载以及所述ADC(100)的负载的总负载，至少在所述ADC(100)的转换相位和采样相位中的至少一种期间，等于或大于预定义最小负载。3.根据权利要求1或权利要求2所述的均衡电路，其特征在于，所述ADC(100)暴露于所述参考源(200)的所述负载是所述ADC(100)的实际操作状态的函数。4.根据权利要求1到3中任一项所述的均衡电路，其特征在于，所述多个相异的有效负载包括多个相异的有效电容负载。5.根据权利要求1到4中任一项所述的均衡电路，其特征在于，所述ADC(100)是电荷再分配，CR，逐次逼近寄存器，SAR，ADC，其包括电容器阵列(110)，其中所...

【专利技术属性】
技术研发人员：罗伯特·范费尔德温，阿方斯·利特耶斯，埃里克·奥列曼，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：荷兰,NL