一种基于分数基准的电容阵列及模数转换器制造技术

本发明专利技术公开一种基于分数基准的电容阵列及模数转换器，基于分数基准的电容阵列包括参考电压缓冲器、第一信号输入端、第二信号输入端、第一电容阵列和第二电容阵列；第一电容阵列中所有电容的上极板分别与第一信号输入端及比较器的同相输入端连接；第二电容阵列中所有电容的上极板分别与第二信号输入端及比较器的反相输入端连接；参考电压缓冲器分别与第一电容阵列中所有电容的下极板及第二电容阵列中所有电容的下极板连接，为第一电容阵列及第二电容阵列提供第一基准电压及第二基准电压。本发明专利技术采用上极板采集信号，所有电容的下极板都连接到第一基准电压或第二基准电压，不需要引入额外的分数参考电压，参考电压缓冲器的设计难度低，结构简单。

A Capacitance Array and A/D Converter Based on Fractional Benchmark

The invention discloses a capacitance array and an analog-to-digital converter based on a fractional reference, which comprises a reference voltage buffer, a first signal input terminal, a second signal input terminal, a first capacitance array and a second capacitance array, and the upper plates of all capacitors in the first capacitance array are connected with the same-phase input terminals of the first signal input terminal and the comparator, respectively. The upper plates of all capacitors in the capacitor array are connected with the second signal input and the reverse input of the comparator respectively; the reference voltage buffer is connected with the lower plates of all capacitors in the first capacitor array and the lower plates of all capacitors in the second capacitor array, respectively, to provide the first reference voltage and the second reference voltage for the first capacitor array and the second capacitor array. The upper pole plate is used to collect signals. The lower pole plates of all capacitors are connected to the first reference voltage or the second reference voltage without introducing additional fractional reference voltage. The design of the reference voltage buffer is low in difficulty and simple in structure.

【技术实现步骤摘要】
一种基于分数基准的电容阵列及模数转换器
本专利技术涉及数模转换
，特别涉及一种基于分数基准的电容阵列及模数转换器。
技术介绍
DAC(Digitaltoanalogconverter，数模转换器)是将数字信号转换为模拟信号。在ADC(Analog-to-DigitalConverter，模数转换器)中，DAC主要负责将某位或者某几位码转换为代表的电压值，同时实现输入电压与该电压的减法运算。当前，大多数DAC方案是基于单调性切换的二进制电容阵列。它采用上极板采样的方式，在采样时将所有电容下极板都连接到基准电压，并利用上极板进行采样。这种方式总电容较小，有效提高了采样带宽和系统的速度，但在电容阵列转换过程中会改变输出的共模电压。由于模数转换器中DAC输出负载为比较器，共模的动态变化会降低其性能。当前，相关技术中提供了一种DAC，如图1所示。在该DAC中，参考电压缓冲器为电容阵列提供Vref、1/2Vref、1/4Vref及3/4Vref四种基准电压，将1/4Vref和3/4Vref作为最低位电容的基准电压，将1/2Vref作为次低位电容的基准电压，在不改变最小单位电容的情况下使总电容比单调性切换方式降低了一半，同时转换过程中共模电压可以保持不变，间接减小了后级比较器的误差。但是上述相关技术对1/4Vref和3/4Vref两种参考电压的精度要求极高，较小的误差可引起最后一次转换的共模和差分电压的较大误差。此外，这种技术中参考电压缓冲器需要提供四种基准电压，参考电压缓冲器的复杂度很高，大大增加了参考电压缓冲器的设计难度。
技术实现思路
本专利技术的目的在于提供一种基于分数基准的电容阵列及模数转换器，从而克服现有技术的缺点，具体通过以下方式来实现上述目的。第一方面，本专利技术实施例提供了一种基于分数基准的电容阵列，包括参考电压缓冲器、第一信号输入端、第二信号输入端、第一电容阵列和第二电容阵列；所述第一电容阵列中所有电容的上极板分别与所述第一信号输入端及比较器的同相输入端连接；所述第二电容阵列中所有电容的上极板分别与所述第二信号输入端及所述比较器的反相输入端连接；所述参考电压缓冲器分别与所述第一电容阵列中所有电容的下极板及所述第二电容阵列中所有电容的下极板连接，为所述第一电容阵列及所述第二电容阵列提供第一基准电压及第二基准电压。结合第一方面，本专利技术实施例提供了上述第一方面的第一种可能的实现方式，其中，所述第一电容阵列包括并联的最低位电容电路、次低位电容电路及至少一个开关电容电路；所述最低位电容电路的一端分别与所述第一信号输入端及所述同相输入端连接，所述最低位电容电路的另一端在接地端及所述第一基准电压之间切换连接；所述次低位电容电路的第一端分别与所述第一信号输入端及所述同相输入端连接，所述次低位电容电路的第二端在接地端及所述第一基准电压之间切换连接，所述次低位电容电路的第三端在所述第一基准电压及所述第二基准电压之间切换连接；所述开关电容电路的第一端分别与所述第一信号输入端及所述同相输入端连接，所述开关电容电路的第二端及第三端均在接地端及所述第二基准电压之间切换连接。结合第一方面的第一种可能的实现方式，本专利技术实施例提供了上述第一方面的第二种可能的实现方式，其中，所述最低位电容电路包括串联的第一开关及第一电容，所述第一电容的下极板与所述第一开关连接，所述第一电容的上极板与所述第一信号输入端及所述同相输入端连接；所述第一开关在接地端与所述第一基准电压之间切换。结合第一方面的第一种可能的实现方式，本专利技术实施例提供了上述第一方面的第三种可能的实现方式，其中，所述次低位电容电路包括依次串联的第二开关、第二电容、第三电容和第三开关；所述第二电容的上极板与所述第三电容的上极板相对设置，且所述第二电容的上极板与所述第三电容的上极板均分别与所述第一信号输入端及所述同相输入端连接；所述第二电容的下极板与所述第二开关连接，所述第三电容的下极板与所述第三开关连接；所述第二开关在接地端及所述第一基准电压之间切换连接，所述第三开关在所述第一基准电压及所述第二基准电压之间切换连接。结合第一方面的第一种可能的实现方式，本专利技术实施例提供了上述第一方面的第四种可能的实现方式，其中，所述开关电容电路包括依次串联的第四开关、第四电容、第五电容和第五开关；所述第四电容的上极板与所述第五电容的上极板相对设置，且所述第四电容的上极板与所述第五电容的上极板均分别与所述第一信号输入端及所述同相输入端连接；所述第四电容的下极板与所述第四开关连接，所述第五电容的下极板与所述第五开关连接；所述第四开关和所述第五开关均在接地端及所述第二基准电压之间切换连接。结合第一方面的第一种可能的实现方式，本专利技术实施例提供了上述第一方面的第五种可能的实现方式，其中，还包括正向控制信号输入端及反向控制信号输入端，通过所述正向控制信号输入端接收正向控制信号，通过所述反向控制信号输入端接收反向控制信号；所述次低位电容电路的第二端及所述开关电容电路的第二端受所述正向控制信号的控制进行切换，所述次低位电容电路的第三端及所述开关电容电路的第三端受所述反向控制信号的控制进行切换。结合第一方面，本专利技术实施例提供了上述第一方面的第六种可能的实现方式，其中，所述第二电容阵列与所述第一电容阵列呈镜像对称设置。结合第一方面的第一种可能的实现方式，本专利技术实施例提供了上述第一方面的第七种可能的实现方式，其中，所述第一基准电压为所述第二基准电压的一半。第二方面，本专利技术实施例提供了一种模数转换器，包括比较器、逻辑电路及上述第一方面或第一方面的任一种可能的实现方式所述的基于分数基准的电容阵列；所述比较器分别与所述基于分数基准的电容阵列及所述逻辑电路连接，接收所述基于分数基准的电容阵列传输的正相输入信号及反相输入信号，比较所述正相输入信号及所述反相输入信号，将得到的比较结果输出给所述逻辑电路；所述逻辑电路与所述基于分数基准的电容阵列连接，传输控制信号给所述基于分数基准的电容阵列。在本专利技术实施例中，采用上极板采集信号，采集信号时所有电容的下极板都连接到第一基准电压或第二基准电压，不需要引入额外的分数参考电压，参考电压缓冲器的设计难度低，结构简单。且采用上极板采集信号，采集完可以直接通过比较器进行第一次比较，减少了一次开关切换和电荷重分配的时间，速度更快，且节省了一次切换的功耗。而且本专利技术第一电容阵列及第二电容阵列中，除了最低位电容电路及次低位电容电路外，其他开关电容电路中均包含两个电容，且这两个电容由相反的控制信号进行控制，如此控制能够在切换过程中维持比较器输入端共模电压不变。同时，本专利技术将第一基准电压作为最低位电容电路的基准电压，第一基准电压是第二基准电压的一半，在不改变最小单位电容的情况下使总电容降低了一半，如此说明在总电容不变的情况下，通过引入第一基准电压，将基于分数基准的电容阵列的分辨率提高了一倍。反之若要实现相同的分辨率，则本专利技术实施例提供的基于分数基准的电容阵列的总电容可以降低一半。附图说明图1是现有技术提供的基于四种分数基准的电容阵列的结构示意图；图2是实施例1提供的一种分辨率为8位的基于分数基准的电容阵列的示意图；图3是实施例1提供的一种基于分数基准的电容阵列的示意图；图4是实施例1提供的基于分数基准的电本文档来自技高网...

【技术保护点】
1.一种基于分数基准的电容阵列，其特征在于，包括参考电压缓冲器、第一信号输入端、第二信号输入端、第一电容阵列和第二电容阵列；所述第一电容阵列中所有电容的上极板分别与所述第一信号输入端及比较器的同相输入端连接；所述第二电容阵列中所有电容的上极板分别与所述第二信号输入端及所述比较器的反相输入端连接；所述参考电压缓冲器分别与所述第一电容阵列中所有电容的下极板及所述第二电容阵列中所有电容的下极板连接，为所述第一电容阵列及所述第二电容阵列提供第一基准电压及第二基准电压。

【技术特征摘要】
1.一种基于分数基准的电容阵列，其特征在于，包括参考电压缓冲器、第一信号输入端、第二信号输入端、第一电容阵列和第二电容阵列；所述第一电容阵列中所有电容的上极板分别与所述第一信号输入端及比较器的同相输入端连接；所述第二电容阵列中所有电容的上极板分别与所述第二信号输入端及所述比较器的反相输入端连接；所述参考电压缓冲器分别与所述第一电容阵列中所有电容的下极板及所述第二电容阵列中所有电容的下极板连接，为所述第一电容阵列及所述第二电容阵列提供第一基准电压及第二基准电压。2.根据权利要求1所述的基于分数基准的电容阵列，其特征在于，所述第一电容阵列包括并联的最低位电容电路、次低位电容电路及至少一个开关电容电路；所述最低位电容电路的一端分别与所述第一信号输入端及所述同相输入端连接，所述最低位电容电路的另一端在接地端及所述第一基准电压之间切换连接；所述次低位电容电路的第一端分别与所述第一信号输入端及所述同相输入端连接，所述次低位电容电路的第二端在接地端及所述第一基准电压之间切换连接，所述次低位电容电路的第三端在所述第一基准电压及所述第二基准电压之间切换连接；所述开关电容电路的第一端分别与所述第一信号输入端及所述同相输入端连接，所述开关电容电路的第二端及第三端均在接地端及所述第二基准电压之间切换连接。3.根据权利要求2所述的基于分数基准的电容阵列，其特征在于，所述最低位电容电路包括串联的第一开关及第一电容，所述第一电容的下极板与所述第一开关连接，所述第一电容的上极板与所述第一信号输入端及所述同相输入端连接；所述第一开关在接地端与所述第一基准电压之间切换。4.根据权利要求2所述的基于分数基准的电容阵列，其特征在于，所述次低位电容电路包括依次串联的第二开关、第二电容、第三电容和第三开关；所述第二电容的上极板与所述第三电容的上极板相对设置，且所述第二电容的上极板与所述第三电容的上极板均分别与所述第一信号输入端及所述同相输...

【专利技术属性】
技术研发人员：盖伟新，蒲中柱，郑胜群，冯建华，
申请(专利权)人：北京大学天津滨海新一代信息技术研究院，
类型：发明
国别省市：天津,12