The invention discloses a data operation method of a neural network based on NOR Flash module, which includes: an input signal generating circuit, an output signal measuring circuit, and a storage array composed of several storage units or current mirrors. At least one storage array is set in the NOR Flash module, and each memory sheet in the storage array is set according to the preset weights in the neural network. The threshold voltage of the element; the format conversion of the data information to be processed; the converted data information to be processed is input to the input end of the storage array through an input signal generating circuit; the data parameters input to the input end of the storage array by the storage array according to the threshold voltage of the storage unit and the data parameters input to the input end of the storage array through the input signal generating circuit are pre-processed. The algorithm is set up to perform operation processing, and the output result after the operation of the storage array is output through the output signal measuring circuit.
【技术实现步骤摘要】
一种基于NORFlash模块的神经网络的数据运算方法
本专利技术涉及半导体集成电路领域，特别涉及一种基于NORFlash模块的神经网络的数据运算方法。
技术介绍
闪存作为一种非易失性存储技术被广泛使用，通常的实现方式为使用浮栅(FloatingGate)或者电荷捕获结构(ChargeTrap)在场效应晶体管(FieldEffectTransistor，FET)中存储电荷，构成存储单元，存储单元构成阵列用于储存大量数据。根据阵列结构的不同，闪存可分两种：NAND型和NOR型。NOR型闪存(NORFlash)的存储单元以并联的方式连接。NORFlash可以对其每一个存储单元进行独立的读写操作，并且相对于NANDFlash具有更低的读延时。神经网络作为一种人工智能(ArtificialIntelligence，AI)算法被广泛用于图像识别、语音识别等诸多领域，而且效果甚佳。以图像识别的AlexNet为例，神经网络主要有如下操作，分别为(1)输入层像素块和卷积核之间的卷积操作，(2)为引入非线性而进行的激活操作，(3)为减少特征值而对特征图进行的下采样操作(即池化)，以及(4)卷积之后的全连接操作。其中，绝大部分计算量都在卷积层和全连接层。大型的神经网络，以其庞大的参数集和计算量，及其复杂的网络类型(CNN，RNN，DNN等)，为AI芯片的设计带来了重重阻碍。其中两个问题尤为明显，一是计算的带宽对计算速度的限制，二是频繁的数据访存对功耗的要求。基于以上存在技术问题，本申请提供了解决以上技术问题的技术方案。
技术实现思路
本专利技术的目的是提供一种基于NORFlash模...
【技术保护点】
1.一种基于NOR Flash模块的神经网络的数据运算方法，其特征在于，包括：输入信号生成电路，输出信号测量电路，以及由若干个存储单元，或电流镜构成的存储阵列，在所述NOR Flash模块设置至少一个存储阵列；根据神经网络中预置权值设置所述存储阵列中各存储单元的阈值电压；将待运算数据信息进行设定格式的转换；将转换后的待运算数据信息通过输入信号生成电路输入至所述存储阵列的输入端；由所述存储阵列根据所述存储单元的阈值电压、以及通过输入信号生成电路向所述存储阵列的输入端输入的数据参数，通过预设算法进行运算处理；将对所述存储阵列运算处理后的输出结果通过所述输出信号测量电路输出。
【技术特征摘要】
1.一种基于NORFlash模块的神经网络的数据运算方法，其特征在于，包括：输入信号生成电路，输出信号测量电路，以及由若干个存储单元，或电流镜构成的存储阵列，在所述NORFlash模块设置至少一个存储阵列；根据神经网络中预置权值设置所述存储阵列中各存储单元的阈值电压；将待运算数据信息进行设定格式的转换；将转换后的待运算数据信息通过输入信号生成电路输入至所述存储阵列的输入端；由所述存储阵列根据所述存储单元的阈值电压、以及通过输入信号生成电路向所述存储阵列的输入端输入的数据参数，通过预设算法进行运算处理；将对所述存储阵列运算处理后的输出结果通过所述输出信号测量电路输出。2.根据权利要求1所述的基于NORFlash模块的神经网络的数据运算方法，其特征在于，所述输入信号生成电路包括：将待运算数据信息转换成幅值信号的DAC转换子电路；和/或将待运算数据信息转换成脉冲信号的DTC转换子电路。3.根据权利要求2所述的基于NORFlash模块的神经网络的数据运算方法，其特征在于，包括：当由所述存储单元构成所述存储阵列包括：在所述存储阵列中每一行各存储单元的栅端相连，形成对应行的公共字线；在所述存储阵列中每一行，或列各存储单元的源端相连，形成对应行，或列的公共源线；在所述存储阵列中每一列各存储单元的漏端相连，形成对应列的公共位线。4.根据权利要求2所述的基于NORFlash模块的神经网络的数据运算方法，其特征在于，包括：当由所述电流镜构成所述存储阵列包括：电流镜由MOS管和存储单元构成；在所述存储阵列中每一行上的所述存储单元的栅端相连，且每一行共用一个MOS管；在所述存储阵列中每一列上的所述电流镜中存储单元的漏端相连，建立公共位线；在所述存储阵列中每一列或每一行的所述电流镜中存储单元的源端相连，建立公共源线。5.根据权利要求3所述的基于NORFlash模块的神经网络的数据运算方法，其特征在于，包括：将待运算数据信息通过所述DAC转换子电路生成电压幅值信号，加载至所述存储阵列中的各公共位线上；通过所述存储阵列中各所述公共字线使能相应的存储单元；根据所述公共位线上加载的电压幅值信号以及各存储单元的阈值电压获取各所述存储单元输出的电流信号；对各所述公共源线上所述存储单元输出的电流信号进行累加，累加后通过输出信号测量电路进行测量输出电流输出参数，或电荷、或电压输出参数。6.根据权利要求4所述的基于NORFlash模块的神经网络的数据运算方法，其特征在于，包括：将待运算数据信息通过所述DAC转换子电路生成电流幅值信号，并加载至所述存储阵列中各电流镜中的MOS管的漏端；通过所述存储阵列中各所述公共位线加载驱动电压；根据各电流镜中的MOS管的漏端加载至各公共字线上的电流幅值信号，各存储单元的阈值电压，以及驱动电压，获取各所述存储单元输出的电流信号；对各所述公共源线上，或所述公共位线上所述存储单元输出的电流信号进行累加；累加后通过输出信号测量电路进行测量输出电流输出参数，或者电荷、或电压输出参数。7.根据权利要求3所述的基于NORFlash模块的神经网络的数据运算方法，其特征在于，包括：将待运算数据信息通过所述DTC转换子电路转换成电压脉冲信号，且加载至所述存储阵列中的各公共字线上；通过所述存储阵列中各所述公共位线施加驱动电压信号；根据所述公共字线上加载的电压脉冲信号，各存储单元的阈值电压，以及在各所述公共位线施加的驱动电压信号，获取各所述存储单元输出的电流脉冲信号；对各所述公共源线上，或各所述公共位线的电流脉冲信号进行累加；通过输出信号测量电路将累加后的电流脉冲信号转换成电荷信号，并进行测量输出。8.根据权利要求3所述的基于NORFlash模块的神经网络的数据运算方法，其特征在于，包括：将待运算数据信息通过所述DTC转换子电路转换成电压脉冲信号，加载至所述存储阵列中的各公共位线上；通过所述存储阵列中各所述公共字线使能相应的存储单元；根据所述公共位线上加载的电压脉冲信号以及各存储单元的阈值电压，获取各所述存储单元输出的电流脉冲信号；对各所述公共源线上的电荷信号电流脉冲信号进行累加；通过输出信号测量电路将累加后的电流脉冲信号转换成电荷信号，并进行测量输出。9.根据权利要求4所述的基于NORFlash模块的神经网络的数据运算方法，其特征在于，包括：将待运算数据信息通过所述DTC转换子电路转换成电流脉冲信号，并通过所述存储阵列中各电流镜中的MOS管的漏端加载至各公共字线上；通过所述存储阵列中各所述公共位线加载驱动电压；根据各电流镜中的MOS管的漏端加载至各公共字线上的电流幅值信号，以及各存储单元的阈值电压，以及驱动电压，获取各所述存储单元输出的电流脉冲信号；对各所述公共源线，或所述公共位线上的电流脉冲信号进行累加；通过输出信号测量电路将累加后的电流脉冲信号转换成电荷信号，并进行测量输出。10.根据权利要求5-9任一所述的基于NORFlash模块的神经网络的数据运算方法，其特征在于，还包括：在所述NORFlash模块设置差分电路；当神经网络的预置参数中包括负参数时，通过所述存储阵列的两条公共位线或者两条公共源线上的存储单元进行运算，并将两路输出结果通过所述差分电路进行差分运算处理；具体包括：设置参与运算的所述存储阵列的公共位线，或者公共源线为偶数；相邻两条公共位线，或者公共源线设置为一组；每一组中两条所述公共源线，或公共位线运算后累加的输出信号通过所述差分电路进行差值计算，将差值计算的结果进一步的通过所述输出信号测量电路测量后输出；或，每一组中两条所述公共源线，或公共位线运算后累加的输出信号通过输出信号测量电路，将测量后的结果通过所述差分电路进行差值计算后输出；其中，在每一组中的两条所述公共源线，或公共位线中任一条设置为负线。11.根据权利要求5-9任一所述的基于NORFlash模块的神经网络的数据运算方法，其特征在于，还包括：在所述NORFlash模块中将每4个所述存储单元设置为一个乘法器，设置多个所述乘法器；将所述乘法器中的所述存储单元设置为两组，每相邻两个存储单元设置为一组存储单元组；第一组所述存储单元组中的一个所述存储单元与第二组所述存储单元组中一个所述存储单元的栅端相连，建立第一公共字线；且漏端相连，建立第一公共位线；第一组所述存储单元组中的另一个所述存储单元与第二组所述存储单元组中另一个所述存储单元的栅端相连，建立第二公共字线；且漏端相连，建立第二公共位线；在第一组所述存储单元组中建立第一公共源线；在第二组所述存储单元组中建立第二公共源线；通过输入信号生成电路分别对应的向所述第一公共字线和所述第二公共字线输入待运算数据信息，并向所述第一公共位线和所述第二公共位线加载驱动电压；或通过输入信号生成电路分别对应的向第一公共位线和所述第二公共位线输入待运算数据信息，并向所述第一公共字线和所述第二公共字线加载使能信号；根据向所述第一公共字线和所述第二公共字线，或第一公共位线和所述第二公共位线输入的待运算数据信息；以及所述存储单元的阈值电压信号，通过所述第一公共源线和所述第二公共源线，或所述第一公共位线和所述第二公共位线输出每组所述存储单元组的所述输出数据参数；将各乘法器中每组中对应的第一公共源线和第二公共源线相连，或第一公共位线和第二公共位线相连，并将每组输出的所述输出数据参数在对应的第一公共源线和第二公共源线，或第一公共位线和第二公共位线上进行累加，将每组累加后的结果通过差分电路进行差值计算，并将差值计算结果通过所述输出信号测量电路进行测量后输出。12.根据权利要求5-9任一所述的基于NORFlash模块的神经网络的数据运算方法，其特征在于，还包括：在所述NORFlash模块中将每4个所述存储单元设置为一个乘法器，设置多个所述乘法器；将所述乘法器中的所述存储单元设置为两组，每相邻两个存储单元设置为一组存储单元组；第一组所述存储单元组中的一个所述存储单元与第二组所述存储单元组中一个所述存储单元的栅端相连，建立第一公共字线；且漏端相连，建立第一公共位线；第一组所述存储单元组中的另一个所述存储单元与第二组所述存储单元组中另一个所述存储单元的栅端相连，建立第二公共字线；且漏端相连，建立第二公共位线；在第一组所述存储单元组中建立第一公共源线；在第二组所述存储单元组中建立第二公共源线；通过输入信号生成电路分别对应的向所述第一公共字线和所述第二公共字线输入待运算数据信息，并向所述第一公共位线和所述第二公共位线加载驱动电压；或通过输入信号生成电路分别对应的向第一公共位线和所述第二公共位线输入待运算数据信息，并向所述第一公共字线和所述第二公共字线加载使能信号；根据向所述第一公共字线和所述第二公共字线，或第一公共位线和所述第二公共位线输入的待运算数据信息；以及所述存储单元的阈值电压信号，通过所述第一公共源线和所述第二公共源线，或所述第一公共位线和所述第二公共位线输出每组所述存储单元组的所述输出数据参数；将各乘法器中每组中对应的第一公共源线和第二公共源线相连，或第一公共位线和第二公共位线相连，并将每组中输出的所述输出数据参数在对应的第一公共源线和第二公共源线，或第一公共位线和第二公共位线上进行累加，将每组累加后的结果通过所述输出信号测量电路进行测量，将测量后的结果通过差分电路进行差值计算后输出。13.根据权利要求5-9任一所述的基于NORFlash模块的神经网络的数据运算方法，其特征在于，还包括：当所述NORFlash模块包括多个所述电流镜时；将每4个所述电流镜设置为一个乘法器，设置多个所述乘法器；将所述乘法器中的所述电流镜设置为两组，每相邻两个所述电流镜设置为一组电流镜组；第一组所述电流镜组中的所述电流镜中的存储单元共用第一MOS管作为第一输入管；第二组所述电流镜组中的所述电流镜中的存储单元共用第二MOS管作为第二输入管；第一组所述电流镜组中的一个所述存储单元与第二组所述电流镜组中一个所述存储单元的源端相连，建立第一公共源线；且漏端相连，建立第一公共位线；第一组所述电流镜组中的另一个所述存储单元与第二组所述电流镜组中另一个所述存储单元的源端相连，建立第二公共源线；且漏端相连，建立第二公共位线；通过输入信号生成电路分别对应的向第一输入管和第二输入管输入待运算数据信息；分别向所述第一公共位线和所述第二公共位线加载驱动电压；根据向所述第一输入管和所述第二输入管输入的待运算数据信息，以及所述电流镜的阈值电压，通过所述第一公共源线和所述第二公共源线，或通过所述第一公共位线和所述第二公共位线分别输出所述第一组所述电流镜组对应的第一输出数据参数和所述第二组所述电流镜组对应的第二输出数据参数；将各乘法器中每组中对应的第一公共源线和第二公共源线相连，或第一公共位线和第二公共位线相连，将每组中输出的第一输出数据参数和所述第二输出数据参数在对应的第一公共源线和第二公共源线，或第一公共位线和第二公共位线上进行累加，将每组累加后的结果通过差分电路进行差值计算，并将差值计算结果通过所述输出信号测量电路进行测量后输出。14.根据权利要求5-9任一所述的基于NORFlash模块的神经网络的数据运算方法，其特征在于，还包括：当所述NORFlash模块包括多个所述电流镜时；将每4个所述电流镜设置为一个乘法器，设置多个所述乘法器；将所述乘法器中的所述电流镜设置为两组，每相邻两个所述电流镜设置为一组电流镜组；第一组所述电流镜组中的所述电流镜中的存储单元共用第一MOS管作为第一输入管；第二组所述电流镜组中的所述电流镜中的存储单元共用第二MOS管作为第二输入管；第一组所述电流镜组中的一个所述存储单元与第二组所述电流镜组中一个所述存储单元的源端相连，建立第一公共源线；且漏端相连，建立第一公共位线；第一组所述电流镜组中的另一个所述存储单元与第二组所述电流镜组中另一个所述存储单元的源端相连，建立第二公共源线；且漏端相连，建立第二公共位线；通过输入信号生成电路分别对应的向第一输入管和第二输入管输入待运算数据信息；分别向所述第一公共位线和所述第二公共位线加载驱动电压；根据向所述第一输入管和所述第二输入管输入的待运算数据信息，以及所述电流镜的阈值电压，通过所述第一公共源线和所述第二公共源线，或通过所述第一公共位线和所述第二公共位线分别输出所述第一组所述电流镜组对应的第一输出数据参数和所述第二组所述电流镜组对应的第二输出数据参数；将各乘法器中每组中对应的第一公共源线和第二公共源线相连，或第一公共位线和第二公共位线相连，将每组中输出的第一输出数据参数和所述第二输出数据参数在对应的第一公共源线和第二公共源线，或第一公共位线和第二公共位线上进行累加，将每组累加后的结果通过所述输出信号测量电路进行测量，将测量后的结果通过差分电路进行差值计算后输出。15.根据权利要求5-9任一所述的基于NORFlash模块的神经网络的数据运算方法，其特征在于，还包括：在所述NORFlash模块中将每4个所述存储单元设置为一个乘法器，设置多个所述乘法器；将所述乘法器中的所述存储单元设置为两组，每相邻两个存储单元设置为一组存储单元组；4个所述存储单元的栅端相连，建立公共字线；第一组所述存储单元组中的一个所述存储单元与第二组所述存储单元组中一个所述存储单元的漏端相连，建立第一公共位线；第一组所述存储单元组中的另一个所述存储单元与第二组所述存储单元组中另一个所述存储单元的漏端相连，建立第二公共位线；在第一组所述存储单元组中建立第一公共源线；在第二组所述存储单元组中建立第二公共源线；通过输入信号生成电路分别对应的向第一公共位线和所述第二公共位线输入待运算数据信息，并向所述公共字线加载使能信号；根据第一公共位线和所述第二公共位线输入的待运算数据信息；以及所述存储单元的阈值电压信号，通过所述第一公共源线和所述第二公共源线，输出每组所述存储单元组的所述输出数据参数；将各乘法器中每组中对应的第一公共源线和第二公共源线相连，将每组中输出的所述输出数据参数在对应的第一公共源线和第二公共源线上进行累加，将每组累加后的结果通过差分电路进行差值计算，并将差值计算结果通过所述输出信号测量电路进行测量后输出。16.根据权利要求5-9任一所述的基于NORFlash模块的神经网络的数据运算方法，其特征在于，还包括：在所述NORFlash模块中将每4个所述存储单元设置为一个乘法器，设置多个所述乘法器；将所述乘法器中的所述存储单元设置为两组，每相邻两个存储单元设置为一组存储单元组；4个所述存储单元的栅端相连，建立公共字线；第一组所述存储单元组中的一个所述存储单元与第二组所述存储单元组中一个所述存储单元的漏端相连，建立第一公共位线；第一组所述存储单元组中的另一个所述存储单元与第二组所述存储单元组中另一个所述存储单元的漏端相连，建立第二公共位线；在第一组所述存储单元组中建立第一公共源线；在第二组所述存储单元组中建立第二公共源线；通过输入信号生成电路分别对应的向第一公共位线和所述第二公共位线输入待运算数据信息，并向所述公共字线加载使能信号；根据第一公共位线和所述第二公共位线输入的待运算数据信息；以及所述存储单元的阈值电压信号，通过所述第一公共源线和所述第二公共源线，输出每组所述存储单元组的所述输出数据参数；将各乘法器中每组中对应的第一公共源线和第二公共源线相连，将每组中输出的所述输出数据参数在对应的第一公共源线和第二公共源线上进行累加，将每组累加后的结果通过所述输出信号测量电路进行测量，将测量后的结果通过差分电路进...
【专利技术属性】
技术研发人员：李政达，任军，徐瑞，陶临风，吕向东，徐培，
申请(专利权)人：合肥恒烁半导体有限公司，
类型：发明
国别省市：安徽,34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。