The invention discloses a memory device and its operation method. The operation method of the memory device includes the following steps: during the update operation with the first update rate, the first error correction code is generated from the first data, and the second error correction code is generated from the second data; whether the first data is generated during the update operation with the second update rate or not is judged. There are errors; determine whether there are errors in the second data during the update operation with the third update rate; and correct the first data and/or the second data if there are errors in the first data and/or the second data. The second renewal rate and the third renewal rate are lower than the first renewal rate, and the third renewal rate is lower than the second renewal rate. The correction ability of the second error correction code is higher than that of the first error correction code. The invention can effectively reduce the power consumption of the memory device and improve the accuracy of the data.
【技术实现步骤摘要】
存储器装置及其操作方法
本专利技术是有关于一种存储器技术，且特别是有关于一种存储器装置及其操作方法。
技术介绍
存储器装置可以操作于省电模式。但当存储器装置操作于省电模式时，仍旧因为更新操作而很难降低耗电量。
技术实现思路
本专利技术的目的在于提供一种可使得存储器装置的耗电量有效地减少并提高数据准确性的存储器装置及其操作方法。根据本专利技术的上述目的提供的一种操作方法。此操作方法包含以下步骤：通过控制电路，在具有第一更新速率的更新操作期间，控制错误更正码电路依据第一数据以产生第一错误更正码，且第一数据储存于存储器阵列的第一存储器列中；通过控制电路，在具有第一更新速率的更新操作期间，控制错误更正码电路依据第二数据以产生第二错误更正码，且第二数据储存于存储器阵列的第二存储器列中；通过控制电路，控制错误更正码电路以判断在具有第二更新速率的更新操作期间，第一数据中是否存在错误；通过控制电路，控制错误更正码电路以判断在具有第三更新速率的更新操作期间，第二数据中是否存在错误；以及通过控制电路，若判定第一数据及/或第二数据存在错误，控制错误更正码电路以校正第一数据及/或第二数据。第...
【技术保护点】
1.一种存储器装置的操作方法，其特征在于，包含：通过控制电路，在具有第一更新速率的更新操作期间，控制错误更正码电路依据第一数据以产生第一错误更正码，其中所述第一数据储存于存储器阵列的第一存储器列中；通过所述控制电路，在具有所述第一更新速率的所述更新操作期间，控制所述错误更正码电路依据第二数据以产生第二错误更正码，其中所述第二数据储存于所述存储器阵列的第二存储器列中；通过所述控制电路，控制所述错误更正码电路以判断在具有第二更新速率的所述更新操作期间，所述第一数据中是否存在错误；通过所述控制电路，控制所述错误更正码电路以判断在具有第三更新速率的所述更新操作期间，所述第二数据中是...
【技术特征摘要】
2017.11.12 US 15/810,1221.一种存储器装置的操作方法，其特征在于，包含：通过控制电路，在具有第一更新速率的更新操作期间，控制错误更正码电路依据第一数据以产生第一错误更正码，其中所述第一数据储存于存储器阵列的第一存储器列中；通过所述控制电路，在具有所述第一更新速率的所述更新操作期间，控制所述错误更正码电路依据第二数据以产生第二错误更正码，其中所述第二数据储存于所述存储器阵列的第二存储器列中；通过所述控制电路，控制所述错误更正码电路以判断在具有第二更新速率的所述更新操作期间，所述第一数据中是否存在错误；通过所述控制电路，控制所述错误更正码电路以判断在具有第三更新速率的所述更新操作期间，所述第二数据中是否存在所述错误；以及通过所述控制电路，若判定所述第一数据及/或所述第二数据存在错误，控制所述错误更正码电路以校正所述第一数据及/或所述第二数据；其中所述第二更新速率以及所述第三更新速率低于所述第一更新速率，且所述第三更新速率低于所述第二更新速率；其中所述第二错误更正码的校正能力高于所述第一错误更正码的校正能力。2.如权利要求1所述的操作方法，其特征在于，所述第一错误更正码储存于所述存储器阵列中，且所述第二错误更正码储存于储存单元中。3.如权利要求1所述的操作方法，其特征在于，还包含：通过所述控制电路，在所述第一数据被校正之后增大所述第二更新速率；以及通过所述控制电路，在所述第二数据被校正之后增大所述第三更新速率。4.如权利要求1所述的操作方法，其特征在于，还包含：通过所述控制电路，若所述第一数据中存在所述错误，判断第一错误比特的数量是否大于第一阈值，通过所述控制电路，若所述第一错误比特的所述数量大于所述第一阈值，在所述第一数据被校正之后增大所述第二更新速率；通过所述控制电路，若所述第二数据中存在所述错误，判断第二错误比特的数量是否大于第二阈值；以及通过所述控制电路，若所述第二错误比特的所述数量大于所述第二阈值，在所述第二数据被校正之后增大所述第三更新速率。5.如权利要求1所述的操作方法，其特征在于，还包含：通过所述控制电路，控制所述错误更正码电路在所述第一数据被校正之后将所述第一存储器列的地址记录在错误表中；以及通过所述控制电路，控制所述错误更正码电路在所述第二数据被校正之后将所述第二存储器列的地址记录在所述错误表中；其中所述错误表储存于所述储存单元中。6.如权利要求1所述的操作方法，其特征在于，还包含：通过所述控制电路，控制所述错误更正码电路将校正后的第一数据写回至所述第一存储器列中；以及通过所述控制电路，控制所述错误更正码电路将校正后的第二数据写回至所述第二存储器列中。7.如权利要求1所述的操作方法，其特征在于，所述第一错误更正码是依据所述第一数据的第一部分产生。8.如权利要求1所述的操作方法，其特征在于，还包含：通过所述控制电路，控制所述错误更正码电路将所述第二错误更正码储存于所述储存单元中...
【专利技术属性】
技术研发人员：李忠勳，刘献文，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。