显示面板、其驱动方法及显示装置制造方法及图纸

本发明专利技术公开了一种显示面板、其驱动方法及显示装置，在一帧时间内的扫描刷新阶段中，通过使每一子像素中与像素电极直接电连接的开关晶体管电连接的栅线加载的栅极开启信号的截止时间早于其余开关晶体管电连接的栅线加载的栅极开启信号的截止时间，可以使每一子像素中的像素电极接收数据电压后，控制该像素电极直接电连接的开关晶体管优先截止，而在其余开关晶体管再截止时，将不会对子像素的电压变化造成影响。这样可以仅使每个子像素的电压变化对应一个跳变电压，即一个ΔVp。从而使每个子像素的电压变化均一，进而改善显示画面出现的闪烁(Flicker)现象。

Display panel, driving method and display device

【技术实现步骤摘要】
显示面板、其驱动方法及显示装置
本专利技术涉及显示
，特别涉及一种显示面板、其驱动方法及显示装置。
技术介绍
一般显示面板可以包括多个像素单元，每个像素单元包括多个子像素，每个子像素包括薄膜晶体管(ThinFilmTransistor，TFT)和像素电极。在TFT导通时可以将数据电压传输给像素电极。在TFT由导通转换到截止时，液晶两端的电压会产生跳变电压ΔVp。由于工艺制程等原因，使得ΔVp存在差异，导致显示画面出现闪烁(Flicker)现象。
技术实现思路
本专利技术实施例提供一种显示面板、其驱动方法及显示装置，用以改善闪烁现象。本专利技术实施例提供的显示面板，包括：多个子像素，多条栅线以及多条数据线；各所述子像素包括像素电极、至少两个开关晶体管；其中，所述像素电极通过至少两个开关晶体管与所述数据线电连接；一行子像素对应至少两条栅线，同一所述子像素中各所述开关晶体管的栅极电连接不同的栅线；同一所述子像素中，与所述像素电极直接电连接的开关晶体管电连接的栅线用于在一帧时间内的扫描刷新阶段中，加载的栅极开启信号的截止时间早于其余开关晶体管电连接的栅线加载的栅极开启信号的截止时间；一行子像素中的一个开关晶体管电连接的栅线加载的栅极开启信号的时序与另一行子像素中的一个开关晶体管电连接的栅线加载的栅极开启信号的时序相同；并且，针对时序相同的栅极开启信号对应的开关晶体管，所述开关晶体管在相邻两行子像素中与所述像素电极电连接的次序不同。相应地，本专利技术实施例还提供了一种显示装置，包括上述显示面板。相应地，本专利技术实施例还提供了一种上述显示面板的驱动方法，包括：在一帧时间内的扫描刷新阶段中，依次对各所述栅线加载栅极开启信号，控制电连接的开关晶体管导通：其中，同一所述子像素中，对与所述像素电极直接电连接的开关晶体管电连接的栅线加载的栅极开启信号的截止时间早于其余开关晶体管电连接的栅线加载的栅极开启信号的截止时间。本专利技术有益效果如下：本专利技术实施例提供的显示面板、其驱动方法及显示装置，在一帧时间内的扫描刷新阶段中，通过使每一子像素中与像素电极直接电连接的开关晶体管电连接的栅线加载的栅极开启信号的截止时间早于其余开关晶体管电连接的栅线加载的栅极开启信号的截止时间，可以使每一子像素中的像素电极接收数据电压后，控制该像素电极直接电连接的开关晶体管优先截止，而在其余开关晶体管再截止时，将不会对子像素的电压变化造成影响。这样可以仅使每个子像素的电压变化对应一个跳变电压，即一个ΔVp。从而使每个子像素的电压变化均一，进而改善显示画面出现的闪烁(Flicker)现象。附图说明图1为相关技术中的显示面板的俯视结构示意图之一；图2为图1对应的信号时序图；图3为跳变电压ΔVp的示意图；图4为相关技术中的显示面板的俯视结构示意图之二；图5为图4对应的信号时序图；图6a为本专利技术实施例提供的显示面板的俯视结构示意图之一；图6b为本专利技术实施例提供的一个子像素中的布局结构示意图；图7为本专利技术实施例提供的显示面板的俯视结构示意图之二；图8为本专利技术实施例提供的信号时序图之一；图9为本专利技术实施例提供的信号时序图之二；图10为本专利技术实施例提供的彩膜基板的俯视结构示意图之一；图11为本专利技术实施例提供的彩膜基板的俯视结构示意图之二；图12a为本专利技术实施例提供的显示面板的俯视结构示意图之三；图12b为本专利技术实施例提供的彩膜基板的俯视结构示意图之三；图13为本专利技术实施例提供的显示面板的俯视结构示意图之四；图14为本专利技术实施例提供的信号时序图之三；图15为本专利技术实施例提供的显示面板的俯视结构示意图之五；图16为本专利技术实施例提供的显示面板的俯视结构示意图之六；图17为本专利技术实施例提供的信号时序图之四；图18为本专利技术实施例提供的显示面板的俯视结构示意图之七；图19为本专利技术实施例提供的显示面板的俯视结构示意图之八；图20为本专利技术实施例提供的信号时序图之五；图21为本专利技术实施例提供的信号时序图之六；图22为本专利技术实施例提供的显示装置的结构示意图。具体实施方式为了使本专利技术的目的，技术方案和优点更加清楚，下面结合附图，对本专利技术实施例提供的显示面板、其驱动方法及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本专利技术，并不用于限定本专利技术。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本
技术实现思路
。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。如图1所示，液晶显示面板(LiquidCrystalDisplay，LCD)可以包括多个像素单元，栅线G_1～G_M(M为显示面板中栅线的总数)，数据线D。每个像素单元包括多个子像素sp，每个子像素sp可以包括一个薄膜晶体管(ThinFilmTransistor，TFT)T0以及像素电极110。一行子像素sp可以对应一条栅线，一列子像素sp可以对应一条数据线D。在液晶显示面板进行显示时，其信号时序图如图2所示，g_1～g_4分别代表栅线G_1～G_4上传输的信号。以第一行子像素sp为例，在栅线G_1上传输高电平的栅极开启信号时，薄膜晶体管T0可以导通，以将数据线D上传输的数据电压输入像素电极110。在栅线G_1上传输低电平的栅极截止信号时，薄膜晶体管T0截止，使像素电极110保持接收到的数据电压。其余以此类推，在此不作赘述。其中，以信号g_1为例，栅极开启信号的开启时间可以为信号g_1中由低电平切换到高电平的时间kq，其余同理，在此不作赘述。然而，在实际应用中，以第一行子像素sp为例，结合图3所示，在TFT由导通转换到截止时，液晶两端的电压会产生跳变，从而产生跳变电压ΔVp且ΔVp满足公式：其中，VGH代表栅极开启信号的电压，VGL代表栅极截止信号的电压，Cgs代表薄膜晶体管T0的栅源电容，Clc代表液晶电容，Cst代表像素电极的存储电容。进一步地，由于薄膜晶体管会出现漏电现象，为了降低漏电对显示的影响，可以使每个子像素sp中的TFT设置为两个，如图4所示，每个子像素sp可以包括两个薄膜晶体管：T1和T2。这样使得一行子像素sp可以对应两条不同的栅线，一列子像素sp可以对应一条数据线D。每一行子像素sp中，薄膜晶体管T1的栅极与对应的两条栅线中的一条栅线电连接，薄膜晶体管T2的栅极与另一条栅线电连接，薄膜晶体管T2的源极与对应的数据线D电连接，薄膜晶体管T2的漏极与薄膜晶体管T1的源极电连接，薄膜晶体管T1的漏极与像素电极110电连接。并且，第2k-1行子像素sp中的薄膜晶体管T2与第2k行子像素sp中的薄膜晶体管T2的栅极连接相同的栅线，第2k行子像素sp中的薄膜晶体管T1与第2k+1行子像素sp中的薄膜晶体管T1的栅极连接相同的栅线。其中，k为正整数。例如，第一行子像素sp中，薄膜晶体管T1的栅极与栅线G_1电连接，薄膜晶体管T2的栅极与栅线G_2电连接。第二行子像素sp中，薄膜晶体管T2的栅极与栅线G_2电连接，薄膜晶体管T1的栅极与栅线G_3电连接。第三行子像素sp中，薄膜晶体管T1的栅极与栅线G_3电连接，薄膜晶体管T2的栅极与栅线G_4电连接。第四行子像素sp中，薄膜晶体管T2的栅本文档来自技高网...

【技术保护点】
1.一种显示面板，包括：多个子像素，多条栅线以及多条数据线；其特征在于，各所述子像素包括像素电极、至少两个开关晶体管；其中，所述像素电极通过至少两个开关晶体管与所述数据线电连接；一行子像素对应至少两条栅线，同一所述子像素中各所述开关晶体管的栅极电连接不同的栅线；同一所述子像素中，与所述像素电极直接电连接的开关晶体管电连接的栅线用于在一帧时间内的扫描刷新阶段中，加载的栅极开启信号的截止时间早于其余开关晶体管电连接的栅线加载的栅极开启信号的截止时间；一行子像素中的一个开关晶体管电连接的栅线加载的栅极开启信号的时序与另一行子像素中的一个开关晶体管电连接的栅线加载的栅极开启信号的时序相同；并且，针对时序相同的栅极开启信号对应的开关晶体管，所述开关晶体管在相邻两行子像素中与所述像素电极电连接的次序不同。

【技术特征摘要】
1.一种显示面板，包括：多个子像素，多条栅线以及多条数据线；其特征在于，各所述子像素包括像素电极、至少两个开关晶体管；其中，所述像素电极通过至少两个开关晶体管与所述数据线电连接；一行子像素对应至少两条栅线，同一所述子像素中各所述开关晶体管的栅极电连接不同的栅线；同一所述子像素中，与所述像素电极直接电连接的开关晶体管电连接的栅线用于在一帧时间内的扫描刷新阶段中，加载的栅极开启信号的截止时间早于其余开关晶体管电连接的栅线加载的栅极开启信号的截止时间；一行子像素中的一个开关晶体管电连接的栅线加载的栅极开启信号的时序与另一行子像素中的一个开关晶体管电连接的栅线加载的栅极开启信号的时序相同；并且，针对时序相同的栅极开启信号对应的开关晶体管，所述开关晶体管在相邻两行子像素中与所述像素电极电连接的次序不同。2.如权利要求1所述的显示面板，其特征在于，一行子像素对应两条栅线，所述两条栅线包括第一栅线和第二栅线；每个所述子像素包括两个开关晶体管；其中，所述两个开关晶体管中的第一开关晶体管的栅极与对应的所述第一栅线电连接，第二开关晶体管的栅极与对应的所述第二栅线电连接，所述第二开关晶体管的第一极与所述数据线电连接，所述第二开关晶体管的第二极与所述第一开关晶体管的第一极电连接，所述第一开关晶体管的第二极与所述像素电极电连接。3.如权利要求2所述的显示面板，其特征在于，所有子像素行分为至少一个子像素行组，所述子像素行组包括相邻的至少两个子像素行；同一所述子像素行组内的每相邻两行子像素中，上一行子像素对应的第二栅线与下一行子像素对应的第一栅线为同一条栅线；或者，同一行子像素对应的第一栅线和第二栅线位于所述行子像素的同侧，同一所述子像素行组内的每相邻两行子像素中，上一行子像素对应的第二栅线与下一行子像素对应的第一栅线电连接。4.如权利要求3所述的显示面板，其特征在于，所有子像素行分为多个子像素行组，针对相邻的两个奇数子像素行组，上一个所述子像素行组中的最后一行子像素对应的第二栅线与下一个所述子像素行组中的第一行子像素对应的第一栅线电连接。5.如权利要求4所述的显示面板，其特征在于，所述显示面板还包括：第一栅极驱动电路；所述第一栅极驱动电路包括多个级联的第一移位寄存器单元；其中，最后一级第一移位寄存器单元与所有奇数子像素行组中的最后一个子像素行组中最后一行子像素对应的第二栅线电连接；除所述最后一级第一移位寄存器单元之外，其余第一移位寄存器单元中，一个所述第一移位寄存器单元与所述奇数子像素行组对应的第一栅线中的一条第一栅线电连接。6.如权利要求3所述的显示面板，其特征在于，所有子像素行分为多个子像素行组，针对相邻的两个偶数子像素行组，上一个所述子像素行组中的最后一行子像素对应的第二栅线与下一个所述子像素行组中的第一行子像素对应的第一栅线电连接。7.如权利要求6所述的显示面板，其特征在于，所述显示...

【专利技术属性】
技术研发人员：卿辉平，刘锦，
申请(专利权)人：上海天马微电子有限公司，
类型：发明
国别省市：上海,31