用于测试集成电路及包含所述集成电路的电路板的测试系统、方法技术方案

一种测试系统包含减法器及除法器。所述减法器经配置以接收正测试的电路的第一电压及所述电路的第二电压，且导出所述第一电压与所述第二电压之间的差。所述除法器经配置以接收所述第一电压与所述第二电压之间的所述差，且通过将(i)所述第一电压与所述第二电压之间的所述差除以(ii)施加到所述电路的第一电流与施加到所述电路的第二电流之间的差，导出所述电路的电阻。所述第一电压对应于所述第一电流，且所述第二电压对应于所述第二电流。

A test system and method for testing integrated circuits and circuit boards containing the integrated circuits

A test system consists of a subtractor and a divider. The subtractor is configured to receive the first voltage of the circuit being tested and the second voltage of the circuit, and the difference between the first voltage and the second voltage is derived. The divider is configured to receive the difference between the first voltage and the second voltage, and derives the resistance of the circuit by dividing the difference between (i) the first voltage and the second voltage by the difference between (ii) the first current applied to the circuit and the second current applied to the circuit. The first voltage corresponds to the first current, and the second voltage corresponds to the second current.

【技术实现步骤摘要】
用于测试集成电路及包含所述集成电路的电路板的测试系统、方法
本专利技术涉及一种测试系统及一种用于操作所述测试系统的方法，且更明确来说涉及一种用于集成电路的测试系统及一种用于操作所述测试系统的方法。
技术介绍
由于集成电路(IC)的性能及复杂度数年来已增加，因此输入/输出(I/O)接脚的数目或接脚计数也已显著地增加。具有高输出接脚计数的高密度装置可具有可要求输出测试的大量输出接脚。需要具有一种测试系统以验证IC的功能性。
技术实现思路
根据本专利技术的一些实施例，一种测试系统包含:(a)减法器，其经配置以接收正测试的电路的第一电压及所述电路的第二电压且导出所述第一电压与所述第二电压之间的差；及(b)除法器，其经配置以接收所述第一电压与所述第二电压之间的所述差且通过将(i)所述第一电压与所述第二电压之间的所述差除以(ii)施加到所述电路的第一电流与施加到所述电路的第二电流之间的差，导出所述电路的电阻，其中所述第一电压对应于所述第一电流，且所述第二电压对应于所述第二电流。根据本专利技术的一些实施例，一种测试IC的方法包含：(a)将第一电流施加到所述IC的接脚；(b)测量所述IC的所述接脚处的第一电压；(c)将第二电流施加到所述IC的所述接脚；(d)测量所述IC的所述接脚处的第二电压；及(e)将(i)所述第一电压与所述第二电压之间的差除以(ii)所述第一电流与所述第二电流之间的差以导出所述IC的电阻，其中所述第二电压与所述第二电流的比率给出为所述第一电压与所述第一电流的比率乘以β，且β是在约0.98到约1的范围内。根据本专利技术的一些实施例，一种测试电路板的方法包含：(a)施加第一电流到所述电路板的导电衬垫，所述导电衬垫连接到IC的接脚；(b)测量所述电路板的所述导电衬垫处的第一电压；(c)施加第二电流到所述电路板的所述导电衬垫；(d)测量所述电路板的所述导电衬垫处的第二电压；(e)将(i)所述第一电压与所述第二电压之间的差除以(ii)所述第一电流与所述第二电流之间的差以导出第一电阻(Resd+Rpr)；及(f)通过从所述第一电阻(Resd+Rpr)减去第三电阻(Resd)导出第二电阻(Rpr)，所述第三电阻(Resd)是与电连接到所述IC的所述接脚的电路相关联。附图说明图1说明根据本专利技术的一些实施例的测试系统的框图。图2说明根据本专利技术的一些实施例的测试系统。图3说明根据本专利技术的一些实施例的测试系统。图4说明根据本专利技术的一些实施例的用于测试IC的操作的流程图。图5说明根据本专利技术的一些实施例的用于测试电路板的操作的流程图。贯穿图式及具体实施方式使用共同参考编号来指示相同或类似组件。本专利技术结合随附图式从以下具体实施方式将更显而易见。具体实施方式本专利技术的实例实施例的方面、特征及优点结合附图关于以下描述将得到更好地理解。对于所属领域的技术人员来说应为显而易见的是，本文中提供的本专利技术的所描述实施例为说明性且非限制性的，从而藉助于实例来呈现。揭示于本说明书中的所有特征可通过起到相同或类似用途的替代性特征来替换，除非以其它方式明确陈述。因此，其修改的大量其它实施例预期为是在本专利技术的如本文中所界定的范围及其等效物的范围内。另外，绝对性术语(例如“必须”及“必须不”)关于一些实例实施例的使用并非意谓限制本专利技术的范围，此是由于本文中揭示的实施例是藉助于实例进行。此外，如本说明书及随附权利要求书中所使用，单数量词形式“一”及“所述”包含单数及复数参考，除非其使用的上下文以其它方式清楚地指示。因此，例如，对“一”输入的参考包含多个输入以及单一输入，对“一输出”的参考包含单一输出以及多个输出及类似者。图1说明根据本专利技术的一些实施例的测试系统1的框图。测试系统1包含待测试的电路10、电流供应器11及测试模块12。电流供应器11连接到待测试的电路10从而将电流施加到所述电路，且因此获得对应于所施加电流的电压。在一个实施例中，电流供应器11为恒定电流源。测试模块12经配置以接收对应于所施加电流的电压。测试模块12包含缓冲器121、减法器122及除法器123。缓冲器121经配置以延迟接收自缓冲器121的输入的信号且将经延迟的信号传送到减法器122。减法器122具有两个输入以接收两个信号且执行对接收自两个输入的信号的减法。减法器122连接到除法器123以提供两个信号之间的差到除法器123。在一些实施例中，缓冲器121可集成到减法器122中。测试模块12的其它组件可经组合或集成在一起，或可经进一步再分。在操作期间，第一电流Im1施加到待测试的电路10以获得第一电压Vm1。第一电压Vm1接着发送到测试模块12的缓冲器121。第二不同电流Im2施加到待测试的电路10以获得第二电压Vm2，且第二电压Vm2发送到测试模块12的减法器122。在一些实施例中，Im1及Im2为大体上连续的。即，当满足时，Im2＝Im1+△I，其中β是在约0.98与1之间的范围内，且△I是在约50μA与约500μA之间的范围内(例如，电流之间的表达为绝对值的差)。减法器122经配置以从第一电压Vm1减去第二电压Vm2以导出第一电压Vm1与第二电压Vm2之间的差。第一电压Vm1与第二电压Vm2之间的差接着通过除法器123除以第一电流Im1与第二电流Im2之间的差以导出待测试的电路10的总电阻RL。待测试的电路10是否正常地起作用可通过比较待测试的电路10的总电阻RL与预定参考电阻值来检查。如果待测试的电路10的总电阻RL大体上等于参考电阻值，那么电路10确定为正常的；否则可对电路10进行进一步检查或检验。替代地或组合地，电路10的总电阻RL可与阈值参考电阻值相比较，且如果电阻RL是在0与阈值之间，那么此可指示电路10为正常的。如图1中所展示，比较器124经包含以执行电路10的总电阻RL与参考值的比较，且可包含显示单元以提供比较的结果及电路10正常(或不正常)的视觉指示。尽管与测试模块12分离地展示，但比较器124可集成到测试模块12中。在一些实施例中，测试模块12的组件可使用合适电路板以硬件实施。图2说明根据本专利技术的一些实施例的测试系统2的框图。测试系统2包含待测试的IC20、电流供应器21、电压计(voltagemeter、voltmeter)22及测试模块23。IC20包含内部电路20A及保护电路20B。在一些实施例中，内部电路20A可为数字电路、模拟电路、射频(RF)电路、微机电系统(MEMS)、混合式信号电路或其组合。保护电路20B包含多个二极管。在一些实施例中，保护电路20B可进一步包含被动组件(例如电流限制电阻器)、主动组件(例如金属氧化物半导体场效晶体管(MOSFET)或双极接面晶体管(BJT))或其一组合。IC20进一步包含多个接脚201、202及203。在一些实施例中，接脚201电连接到外部电源，且接脚203电连接外部接地源。电流供应器21连接到IC20的接脚202用于将电流供应到所述接脚，且对应于所施加电流的电压通过电压计22来测量。在操作期间，第一电流Im1施加到IC20的接脚202，且第一电压Vm1通过电压计22测量。第一电压Vm1与第一电流Im1之间的关系展示为以下等式，其中Vesd1为二极管20B1的在第一电流Im1施加到IC20的接脚202时所测量的电压，本文档来自技高网...

【技术保护点】
1.一种测试系统，其包括：减法器，其经配置以接收正测试的电路的第一电压及所述电路的第二电压，且导出所述第一电压与所述第二电压之间的差；及除法器，其经配置以接收所述第一电压与所述第二电压之间的所述差，且通过将(i)所述第一电压与所述第二电压之间的所述差除以(ii)施加到所述电路的第一电流与施加到所述电路的第二电流之间的差，导出所述电路的电阻，其中所述第一电压对应于所述第一电流，且所述第二电压对应于所述第二电流。

【技术特征摘要】
1.一种测试系统，其包括：减法器，其经配置以接收正测试的电路的第一电压及所述电路的第二电压，且导出所述第一电压与所述第二电压之间的差；及除法器，其经配置以接收所述第一电压与所述第二电压之间的所述差，且通过将(i)所述第一电压与所述第二电压之间的所述差除以(ii)施加到所述电路的第一电流与施加到所述电路的第二电流之间的差，导出所述电路的电阻，其中所述第一电压对应于所述第一电流，且所述第二电压对应于所述第二电流。2.根据权利要求1所述的测试系统，其进一步包括电流源，所述电流源经配置以施加所述第一电流及所述第二电流，且其中所述第一电流与所述第二电流之间的差是在约50μA到约500μA的范围内。3.根据权利要求1所述的测试系统，其进一步包括电流源，所述电流源经配置以施加所述第一电流及所述第二电流，且其中所述第二电压与所述第二电流的比率经给出为所述第一电压与所述第一电流的比率乘以β，且β是在约0.98与约1的范围内。4.根据权利要求1所述的测试系统，其进一步包括电流源，所述电流源经配置以施加所述第一电流及所述第二电流到正测试的集成电路IC的接脚，且其中对应于所述第一电流的所述第一电压在所述IC的所述接脚处获得，且对应于所述第二电流的所述第二电压在所述IC的所述接脚处获得。5.根据权利要求1所述的测试系统，其进一步包括比较器，所述比较器经配置以在所述电阻为0的情况下确定所述电路经短路连接。6.根据权利要求1所述的测试系统，其进一步包括比较器，所述比较器经配置以在所述电阻高于阈值情况下确定所述电路经断开。7.根据权利要求1所述的测试系统，其进一步包括比较器，所述比较器经配置以在所述电阻大体上等于参考值情况下确定所述电路为正常的。8.根据权利要求1所述的测试系统，其进一步包括电流源，所述电流源经配置以将所述第一电流及所述第二电流施加到正测试的电路板的导电衬垫，且其中对应于所述第一电流的所述第一电压在所述电路板的所述导电衬垫处获得，且对应于所述第二电流的所述第二电压在所述电路板的所述导电衬垫处获得。9.一种测试集成电路IC的方法，其包括：(a)施加第一电流到所述IC的接脚；(b)在所述IC的所述接脚处测量第一电压；(c)施加第二电流到所述IC的所述接脚；(d)在所述IC的所述接脚处测量第二电压；及(e)将(i)所述第一电压与所述第二电压之间的差除以(ii)所述第一电流与所述第二电流之间的差以导出所述IC的电阻，其中所述第二电压与所述第二电流的比率给出为所述第一电压与所述第一...

【专利技术属性】
技术研发人员：张佑榕，廖纬凯，林明庆，曾奎皓，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾,71