一种BCH解码方法和装置制造方法及图纸

本申请提出一种BCH解码方法和装置，涉及承载网通讯领域及编解码领域，包括：对输入的数据帧进行映射处理，转换为前向纠错FEC私有帧；对所述FEC私有帧进行并行的分布式BCH级联解码，获得纠错后的解码私有帧；对所述纠错后的解码私有帧通过解映射转换成去掉校验后的数据帧。采用映射方式，结合基于私有帧的行列级联解码，将列解码结构与行解码进性配合、迭代，使得信号经过信道到达接收端时，比GFEC能纠错更多bit的错误，在同一噪声电平基础上能获取更低的误码率。与现有GFEC技术相比，能获得更高纠错性能，有利于保障网络通信可靠性。同时采用分布式时分复用的实现方式，以较少的资源实现编码装置。

A BCH Decoding Method and Device

【技术实现步骤摘要】
一种BCH解码方法和装置
本专利技术涉及承载网通讯领域及编解码领域，具体涉及一种BCH(BCH，Bose、Ray-Chaudhuri与Hocquenghem，为一种循环码)解码方法和装置。
技术介绍
随着通信技术发展，要求传输距离越来越远，为降低传输误码率、提高传输性能，除了增加源端光器件发射功率外，需要有“软”办法增加传输线路的增益。如果采用某种编解码方式使得接收端将信号较好的恢复，就等同于发送端增加了发射功率，而且“软”方式的组网成本更低。目前，GFEC(GeneralForwardErrorCorrection，通用向前纠错)作为一种通用前项纠错技术应用广泛，能提供较强纠错能力，但是其纠错能力并不是很强，这就需要一种前向纠错技术，能提供强大纠错能力，以降低传输误码率保障通信系统传输可靠性。
技术实现思路
本专利技术提供一种BCH解码方法和装置，适应光传输网应用需求保证更远传输距离的需要。为了实现上述专利技术目的，本专利技术采取的技术方案如下：本专利技术一方面提供一种BCH解码方法，包括：对输入的数据帧进行映射处理，转换为前向纠错FEC私有帧；对所述FEC私有帧进行并行的分布式BCH本文档来自技高网...

【技术保护点】
1.一种BCH解码方法，其特征在于，包括：对输入的数据帧进行映射处理，转换为前向纠错FEC私有帧；对所述FEC私有帧进行并行的分布式BCH级联解码，获得纠错后的解码私有帧；对所述纠错后的解码私有帧通过解映射转换成去掉校验后的数据帧。

【技术特征摘要】
1.一种BCH解码方法，其特征在于，包括：对输入的数据帧进行映射处理，转换为前向纠错FEC私有帧；对所述FEC私有帧进行并行的分布式BCH级联解码，获得纠错后的解码私有帧；对所述纠错后的解码私有帧通过解映射转换成去掉校验后的数据帧。2.如权利要求1所述的解码方法，其特征在于：对输入的数据帧进行映射处理，转换为前向纠错FEC私有帧包括：利用所述输入的数据帧的同步参数初始化映射方式；对所述数据帧进行数据、校验拆分，将所述数据帧的净荷存入数据先入先出缓存DFIFO，将所述数据帧的校验存入校验先入先出缓存PFIFO；把提取的净荷和校验按照所述映射方式进行组合，转换为FEC私有帧。3.如权利要求2所述的解码方法，其特征在于：对输入的数据帧进行映射处理包括：对输入的数据帧提取同步参数，进行解码参数同步，对所述数据帧进行数据、校验拆分，将所述数据帧的净荷存入数据先入先出缓存DFIFO，将所述数据帧的校验存入校验先入先出缓存PFIFO。4.如权利要求3所述的解码方法，其特征在于：转换为前向纠错FEC私有帧包括：根据提取的同步参数每次提取不同数目比特位的校验、净荷或0数据进行拼接，组成FEC私有帧。5.如权利要求4所述的解码方法，其特征在于：FEC私有帧包括以下之一：由净荷和校验组成的帧结构；由净荷、校验、0数据组成的帧结构；全部由净荷组成的帧结构；全部由校验组成的帧结构。6.如权利要求1所述的解码方法，其特征在于：对所述FEC私有帧进行并行的分布式BCH级联解码包括：对所述FEC私有帧依次经过第一行解码、第一列解码、第二行解码、第二列解码和第三行解码。7.如权利要求5所述的解码方法，其特征在于：对所述FEC私有帧进行并行的分布式BCH级联解码包括：各级解码采用分布式控制，每一级解码输出时将下一级解码电路工作的控制信号随数据同步输出；第一行解码根据接收的握手信号对所述FEC私有帧数据进行BCH(900，860)解码，第一行解码分为32个单元，每个单元分别进行对应伴随式计算、解关键方程、错误位置搜索和错误幅值计算处理，32个单元共享缓存历史数据；对所计算出的错误位置对应的数据进行第一行解码纠错处理；统计错误bit数，错误码块数，不可纠错码块数；根据所述第一行解码纠错过程及第一列解码要求确定第一行解码控制参数，控制参数与第一行解码输出数据同步输出；第一列解码对输入私有帧进行时分BCH(500,491)解码，根据第一行解码输入控制信号进行时分复用的伴随式、时分复用解关键方程和时分复用纠错处理电路；第一列解码所有时分电路共用一个缓存，所有私有帧数据按照先进先出原则得到纠错处理；伴随式计算判断数据流中是否存在错误，输入帧数据根据时分标记不同送入不同组电路进行计算，当某一数据码块包含BCH(500，491)的不同码组数据时，输出计算结束码组的伴随式，缓存未计算完码组的中间结果，待到该码组下一次输入后续数据块时提取中间结果一起参与计算；解关键方程，根据伴随式电路时分复用处理要求进行时分复用的解关键方程计算；钱搜索电路根据解关键方程输出多项式结果进行时分复用进行错误位置计算，时分复用的不同码组计算出来的错误位置存入以码组编号的ram中缓存；待到满足输出要求时，将历史数据缓存中输出的私有帧数据进行时分复用纠错；纠错中，对多个不同码组数据组成的码块进行时分跨边界解码处理；根据所述第一列解码纠错处理过程及第二行解码控制要求确定第二行解码控制参数；第二行解码进行BCH(900,860)解码，根据第一列解码输入控制参数进行对应的伴随式计算、解关键方程和错误位置搜索和错误幅值计算处理；第二行解码分为32单元，所有单元共享一片数据缓存；根据计算出的错误位置对对应数据进行第二行解码纠错处理；统计错误bit数，错误码块数，不可纠错码块数；根据所述第二行解码过程和第二列解码要求，与第二行解码输出同步输出第二列解码控制参数；第二列解码进行时分的BCH(500，491)解码计算，根据第二行解码输入控制参数进行对应的伴随式计算、解关键方程和错误幅值计算处理；第二列解码所有时分电路共用一个缓存，所有私有帧数据按照先进先出原则得到纠错处理；伴随式计算判断数据流中是否存在错误，输入帧数据根据时分标记不同送入不同组电路进行计算，当某一数据码块包含BCH(500，491)的不同码组数据时，输出计算结束码组的伴随式，缓存未计算完码组的中间结果，待到该码组下一次输入后续数据块时提取中间结果一起参与计算；解关键方程，根据伴随式电路时分复用处理要求进行时分复用的解关键方程计算；钱搜索电路根据解关键方程输出多项式结果进行时分复用进行错误位置计算，时分复用的不同码组计算出来的错误位置存入以码组编号的ram中缓存；待到满足输出要求时，将历史数据缓存中输出的私有帧数据进行时分复用纠错；纠错中，对多个不同码组数据组成的码块进行时分跨边界解码处理；根据所述第二列解码纠错过程及第三行解码处理要求，与第二列解码输出数据同步输出第三行解码控制参数；第三行解码进行BCH(900,860)解码，根据第二列解码输入控制参数进行第三行解码对应的伴随式计算、解关键方程和错误位置搜索和错误幅值计算处理；第二行解码分为32单元，所有单元共享一片数据缓存；根据计算出错误位置对对应数据进行第三行解码纠错处理；统计错误bit数，错误码块数，不可纠错码块数；计算出校验、填充信息位置；根据第三行解码纠错后的数据输出指示净荷、校验和填...

【专利技术属性】
技术研发人员：曾纪瑞，
申请(专利权)人：深圳市中兴微电子技术有限公司，
类型：发明
国别省市：广东,44